半導(dǎo)體封裝及其制造方法
【專利摘要】一種能夠有效堆疊的半導(dǎo)體封裝及其制造方法。半導(dǎo)體封裝包括：半導(dǎo)體芯片、絕緣層和貫通電極。半導(dǎo)體芯片具有：第一表面和第二表面、在半導(dǎo)體芯片中的電路部、與電路部電連接的內(nèi)部電路圖案、穿過內(nèi)部電路圖案并穿過第一和第二表面的通孔。絕緣層在半導(dǎo)體芯片的通孔上并具有暴露出內(nèi)部電路圖案的開口，所述內(nèi)部電路圖案通過通孔暴露出。貫通電極在通孔中并與通過絕緣層的開口暴露出的內(nèi)部電路圖案電耦合。
【專利說明】半導(dǎo)體封裝及其制造方法
[0001]本申請是申請?zhí)枮?01010169233.6，申請日為2010年4月28日，發(fā)明名稱為“半導(dǎo)體封裝及其制造方法”的中國專利申請的分案申請。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及一種半導(dǎo)體封裝及其制造方法。
【背景技術(shù)】
[0003]近來，已經(jīng)開發(fā)了并且正在進(jìn)一步開發(fā)能夠在極短時(shí)間內(nèi)存儲和處理大量數(shù)據(jù)的半導(dǎo)體芯片和具有該半導(dǎo)體芯片的半導(dǎo)體封裝。
[0004]近來提出具有堆疊在一起的至少兩個(gè)半導(dǎo)體芯片的堆疊半導(dǎo)體封裝，用于提高數(shù)據(jù)存儲能力和用于提高數(shù)據(jù)處理速度。
[0005]為了實(shí)現(xiàn)堆疊半導(dǎo)體封裝結(jié)構(gòu)，需要將至少兩個(gè)堆疊半導(dǎo)體芯片電耦合在一起的技術(shù)。在這點(diǎn)上，本領(lǐng)域中最近公開了通過在各個(gè)半導(dǎo)體芯片中形成貫通電極從而將堆疊半導(dǎo)體芯片電連接的技術(shù)。
[0006]這些貫通電極使用在半導(dǎo)體芯片的表面上形成的配線線路電耦合。當(dāng)使用在半導(dǎo)體芯片的表面上形成的配線線路將貫通電極耦合在一起時(shí)，可出現(xiàn)半導(dǎo)體芯片體積增加的問題。
[0007]即使貫通電極通過使用設(shè)置于半導(dǎo)體芯片表面上的焊墊可與配線線路容易地耦合，貫通電極的結(jié)構(gòu)使得其難以與在半導(dǎo)體芯片中形成的內(nèi)部電路圖案直接電耦合。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的實(shí)施方案涉及一種具有貫通電極的半導(dǎo)體封裝，所述貫通電極與在半導(dǎo)體芯片中形成的內(nèi)部電路圖案電連接，同時(shí)防止半導(dǎo)體芯片的體積增加。
[0009]此外，本發(fā)明的實(shí)施方案涉及一種制造半導(dǎo)體封裝的方法。
[0010]在本發(fā)明的一個(gè)實(shí)施方案中，一種半導(dǎo)體封裝包括:半導(dǎo)體芯片，所述半導(dǎo)體芯片具有:第一表面和背離第一表面的第二表面、設(shè)置于半導(dǎo)體芯片中的電路部、與電路部電連接的內(nèi)部電路圖案、和穿過內(nèi)部電路圖案以及第一和第二表面的通孔；絕緣層，該絕緣層設(shè)置于通過限定通孔形成的半導(dǎo)體芯片的內(nèi)表面上并且具有開口，以暴露出由于限定通孔而暴露出的內(nèi)部電路圖案；和設(shè)置于通孔中并與通過開口暴露出的內(nèi)部電路圖案電連接的貫通電極。
[0011]半導(dǎo)體封裝還包括:介于絕緣層和貫通電極之間的擴(kuò)散阻擋層，與內(nèi)部電路圖案電連接，并用于防止包含于貫通電極中的離子的擴(kuò)散。
[0012]半導(dǎo)體封裝還包括:介于擴(kuò)散阻擋層和貫通電極之間并覆蓋擴(kuò)散阻擋層的籽金屬層。
[0013]半導(dǎo)體封裝還包括:設(shè)置于絕緣層上并具有暴露出內(nèi)部電路圖案的開口的擴(kuò)散阻擋層；和覆蓋擴(kuò)散阻擋層并與通過擴(kuò)散阻擋層的開口暴露出的內(nèi)部電路圖案電連接的籽金屬層。
[0014]半導(dǎo)體封裝還包括:設(shè)置于半導(dǎo)體芯片的第一表面上并與電路部電連接的焊墊；與焊墊電連接并設(shè)置于穿過第一和第二表面的通孔中的附加貫通電極；和介于附加貫通電極和通過限定通孔形成的半導(dǎo)體芯片的內(nèi)表面之間的附加絕緣層。
[0015]內(nèi)部電路圖案施加有電源信號、接地信號、數(shù)據(jù)信號和芯片選擇信號中的任意一種。
[0016]至少兩個(gè)半導(dǎo)體芯片堆疊，半導(dǎo)體芯片的貫通電極彼此電連接。
[0017]在本發(fā)明的另一個(gè)實(shí)施方案中，一種半導(dǎo)體封裝包括:半導(dǎo)體芯片，所述半導(dǎo)體芯片具有:第一表面和背離第一表面的第二表面、設(shè)置于半導(dǎo)體芯片中的電路部、與電路部電連接并形成在具有從第一表面測量的不同深度的不同位置處的第一和第二內(nèi)部電路圖案、以及穿過第一和第二表面與第一和第二內(nèi)部電路圖案的第一和第二通孔；設(shè)置于通過限定第一和第二通孔形成的半導(dǎo)體芯片的內(nèi)表面上的第一和第二絕緣層，所述第一和第二絕緣層具有第一和第二開口，以暴露出由于限定第一和第二通孔而暴露出的第一和第二內(nèi)部電路圖案；和設(shè)置于第一和第二通孔中的第一和第二貫通電極，所述第一和第二貫通電極與通過第一和第二開口暴露出的第一和第二內(nèi)部電路圖案電連接。
[0018]半導(dǎo)體封裝還包括:設(shè)置于第一絕緣層上并與第一內(nèi)部電路圖電連接的第一擴(kuò)散阻擋層；介于第一擴(kuò)散阻擋層和第一貫通電極之間的籽金屬層；設(shè)置于第二絕緣層上并具有暴露出第二內(nèi)部電路圖案的開口的第二擴(kuò)散阻擋層；覆蓋第二擴(kuò)散阻擋層并與第二內(nèi)部電路圖案電連接的第二籽金屬層。
[0019]第一內(nèi)部電路圖案和第二內(nèi)部電路圖案由不同的金屬形成。
[0020]半導(dǎo)體封裝還包括:設(shè)置于半導(dǎo)體芯片的第一表面上并與電路部電連接的焊墊；與焊墊電連接并設(shè)置于穿過第一和第二表面的附加通孔中的附加貫通電極；介于附加貫通電極和通過限定附加通孔形成的半導(dǎo)體芯片的內(nèi)表面之間的附加絕緣層。
[0021]在本發(fā)明的另一個(gè)實(shí)施方案中，一種制造半導(dǎo)體封裝的方法包括以下步驟:制造半導(dǎo)體芯片，所述半導(dǎo)體芯片具有:第一表面和背離第一表面的第二表面、設(shè)置于半導(dǎo)體芯片中的電路部、與電路部電連接的并形成于其中的內(nèi)部電路圖案；限定盲孔從第一表面延伸穿過內(nèi)部電路圖案朝向第二表面，以由此暴露出內(nèi)部電路圖案；在通過限定盲孔形成的半導(dǎo)體芯片的內(nèi)表面上形成絕緣層，以具有暴露出內(nèi)部電路圖案的開口 ；形成待設(shè)置于盲孔中并與通過開口暴露出的內(nèi)部電路圖案電連接的貫通電極；和處理第二表面以由此暴露出貫通電極。
[0022]在形成絕緣層和貫通電極的步驟之間，所述方法還包括以下步驟:形成擴(kuò)散阻擋層以覆蓋絕緣層并與內(nèi)部電路圖案電連接。
[0023]在形成擴(kuò)散阻擋層和貫通電極的步驟之間，所述方法還包括以下步驟:形成籽金屬層以覆蓋擴(kuò)散阻擋層。
[0024]在形成絕緣層和擴(kuò)散阻擋層的步驟中，絕緣層和擴(kuò)散阻擋層通過電接枝工藝或者化學(xué)接枝工藝形成。
[0025]在形成絕緣層和貫通電極的步驟之間，所述方法還包括以下步驟:形成擴(kuò)散阻擋層以覆蓋絕緣層并具有暴露出內(nèi)部電路圖案的開口 ；和形成籽金屬層以覆蓋擴(kuò)散阻擋層，并與通過擴(kuò)散阻擋層的開口暴露出的內(nèi)部電路圖案電連接。[0026]在本發(fā)明的另一個(gè)實(shí)施方案中，一種制造半導(dǎo)體封裝的方法包括以下步驟:制造半導(dǎo)體芯片，所述半導(dǎo)體芯片具有:第一表面和背離第一表面的第二表面、設(shè)置于半導(dǎo)體芯片中的電路部、與電路部電連接并形成在具有從第一表面測量的不同深度的不同位置處的第一和第二內(nèi)部電路圖案、以及穿過第一和第二表面與第一和第二內(nèi)部電路圖案的第一和第二通孔；形成設(shè)置于通過限定第一和第二通孔形成的半導(dǎo)體芯片的內(nèi)表面上的第一和第二絕緣層，所述第一和第二絕緣層具有第一和第二開口，以暴露出由于限定第一和第二通孔而暴露出的第一和第二內(nèi)部電路圖案；在第一絕緣層上形成第一擴(kuò)散阻擋層以通過第一開口與第一內(nèi)部電路圖案電連接，在第二絕緣層上形成第二擴(kuò)散阻擋層以具有與第二開口對準(zhǔn)的第三開口 ；在第一擴(kuò)散阻擋層上形成第一籽金屬層并且在第二擴(kuò)散阻擋層上形成第二籽金屬層以與第二內(nèi)部電路圖案電連接；以及在第一和第二籽金屬層上形成第一和第二貫通電極。
[0027]至少兩個(gè)半導(dǎo)體芯片堆疊，半導(dǎo)體芯片的貫通電極相互電連接。
[0028]第一內(nèi)部電路圖案和第二內(nèi)部電路圖案由不同的金屬形成。
[0029]在形成第一和第二絕緣層以及第一和第二擴(kuò)散阻擋層的步驟中，第一和第二絕緣層以及第一和第二擴(kuò)散阻擋層通過電接枝工藝或者化學(xué)接枝工藝形成。
【專利附圖】

【附圖說明】
[0030]圖1為說明根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0031]圖2為說明根據(jù)本發(fā)明第二實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0032]圖3為說明根據(jù)本發(fā)明第三實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0033]圖4為說明根據(jù)本發(fā)明第四實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0034]圖5為說明根據(jù)本發(fā)明第五實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0035]圖6為說明根據(jù)本發(fā)明第六實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0036]圖7?10為說明根據(jù)本發(fā)明第七實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。
[0037]圖11為說明根據(jù)本發(fā)明第八實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。
[0038]圖12為說明根據(jù)本發(fā)明第九實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。
[0039]圖13?16為說明根據(jù)本發(fā)明第十實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。
【具體實(shí)施方式】
[0040]以下將參考所附圖詳細(xì)說明本發(fā)明的具體實(shí)施方案。此處應(yīng)理解，附圖不必是按比例繪制的，在某些情況下，比例可進(jìn)行放大以更清楚地說明本發(fā)明的特定特征。
[0041]圖1為說明根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0042]參考圖1，半導(dǎo)體封裝500包括:半導(dǎo)體芯片100、絕緣層200和貫通電極300。
[0043]半導(dǎo)體芯片100具有:電路部10、焊墊15、內(nèi)部電路圖案50和通孔70。
[0044]半導(dǎo)體芯片100為矩形六面體形，其具有第一表面20和背離第一表面20的第二表面30。
[0045]電路部10設(shè)置于半導(dǎo)體芯片100內(nèi)。電路部10包括:用于存儲數(shù)據(jù)的數(shù)據(jù)存儲單元(未顯示)和用于處理數(shù)據(jù)的處理數(shù)據(jù)單元(未顯示)。
[0046]焊墊15設(shè)置于例如半導(dǎo)體芯片100的第一表面20上，并與電路部10電連接。施加于焊墊15的信號的實(shí)例可以是電源信號、接地信號、數(shù)據(jù)信號和芯片選擇信號中的任意一種。
[0047]內(nèi)部電路圖案50設(shè)置于半導(dǎo)體芯片100內(nèi)，并與電路部10電連接。施加于內(nèi)部電路圖案50的信號可以是電源信號、接地信號、數(shù)據(jù)信號和芯片選擇信號中的任意一種。
[0048]通孔70穿過半導(dǎo)體芯片100的第一表面20和第二表面30。在本實(shí)施方案中，通孔70穿過對應(yīng)于內(nèi)部電路圖案50的位置。由于通孔70的限定所以在半導(dǎo)體芯片100中形成內(nèi)表面，內(nèi)部電路圖案50在該內(nèi)表面上暴露出。
[0049]絕緣層200設(shè)置于由于限定穿過內(nèi)部電路圖案50的通孔70而形成的該內(nèi)表面上。
[0050]在本實(shí)施方案中，絕緣層200可包括有機(jī)層或是無機(jī)層。絕緣層200具有選擇性暴露出內(nèi)部電路圖案50的開口 210。開口 210可沿著該內(nèi)表面形成為環(huán)形。
[0051]貫通電極300設(shè)置于穿過內(nèi)部電路圖案50的絕緣層200上。在本實(shí)施方案中，貫通電極300可由任意導(dǎo)電材料如銅、鋁、金、銀、多晶硅及其合金形成。在本實(shí)施方案中，貫通電極300通過限定于絕緣層200中的開口 210與內(nèi)部電路圖案50電耦合。貫通電極300和電路部10與內(nèi)部電路圖案50電耦合。
[0052]根據(jù)本實(shí)施方案的半導(dǎo)體封裝500可還包括:附加通孔75、附加絕緣層220和附加貫通電極310。
[0053]附加通孔75穿過半導(dǎo)體芯片100的第一表面20和第二表面30。附加通孔75也穿過半導(dǎo)體芯片100的焊墊15。
[0054]附加絕緣層220設(shè)置于由附加通孔75的限定而形成的半導(dǎo)體芯片100的內(nèi)表面上。在本實(shí)施方案中，附加絕緣層220具有暴露出焊墊15的開口。
[0055]附加貫通電極310設(shè)置于附加通孔75內(nèi)。附加貫通電極310與通過附加絕緣層220暴露出的焊墊15電耦合。
[0056]圖2為說明根據(jù)本發(fā)明第二實(shí)施方案的半導(dǎo)體封裝的截面圖。除了示出擴(kuò)散阻擋層230之外，圖2中說明的半導(dǎo)體封裝與上述參考圖1的半導(dǎo)體封裝基本相同。因此，此處將省略對相同組成元件的詳細(xì)描述，相同的術(shù)語和相同的附圖標(biāo)記可用于表示相同的組成元件。
[0057]參考圖2，半導(dǎo)體封裝500包括:半導(dǎo)體芯片100、絕緣層200、貫通電極300和擴(kuò)散阻擋層230。
[0058]擴(kuò)散阻擋層230避免或至少防止包含于貫通電極300中的不希望的金屬離子穿過絕緣層200擴(kuò)散入半導(dǎo)體芯片100的電路部10中。擴(kuò)散阻擋層230包括例如由鈦(Ti)和/或氮化鈦(TiN)制成的超薄層。
[0059]擴(kuò)散阻擋層230優(yōu)選覆蓋絕緣層200，并與通過限定于絕緣層200中的開口暴露出的內(nèi)部電路圖案50電連接。
[0060]根據(jù)本實(shí)施方案的半導(dǎo)體封裝500可還包括:附加通孔75、附加絕緣層220、附加貫通電極310和附加擴(kuò)散阻擋層240。
[0061]附加通孔75穿過第一表面20和第二表面30之間的半導(dǎo)體芯片100。附加通孔75也穿過半導(dǎo)體芯片100的焊墊15。
[0062]附加絕緣層220設(shè)置于半導(dǎo)體芯片100的附加通孔75的內(nèi)表面上。在本實(shí)施方案中，附加絕緣層220具有暴露出焊墊15的開口。
[0063]附加擴(kuò)散阻擋層240設(shè)置于附加絕緣層220上并與焊墊15電連接。附加擴(kuò)散阻擋層240避免或至少防止包含于附加貫通電極310中的金屬離子穿過附加絕緣層220擴(kuò)散入半導(dǎo)體芯片100的電路部10中。附加擴(kuò)散阻擋層240可包括例如由鈦(Ti)或氮化鈦(TiN)及其混合物制成的超薄層。
[0064]附加貫通電極310設(shè)置于附加擴(kuò)散阻擋層內(nèi)，其中附加擴(kuò)散阻擋層240設(shè)置于附加絕緣層220內(nèi)。附加貫通電極310通過附加擴(kuò)散阻擋層240與焊墊15電耦合。
[0065]圖3為說明根據(jù)本發(fā)明第三實(shí)施方案的半導(dǎo)體封裝的截面圖。除了包括籽金屬層250之外，圖3中說明的半導(dǎo)體封裝與上述參考圖2的半導(dǎo)體封裝基本相同。因此，此處將省略對相同組成元件的詳細(xì)描述，相同的術(shù)語和相同的附圖標(biāo)記可用于表示相同的組成元件。
[0066]參考圖3，半導(dǎo)體封裝500包括:半導(dǎo)體芯片100、絕緣層200、貫通電極300、擴(kuò)散阻擋層230和籽金屬層250。
[0067]顯不籽金屬層250設(shè)置于擴(kuò)散阻擋層230內(nèi)。在本實(shí)施方案中，籽金屬層250覆蓋擴(kuò)散阻擋層230的內(nèi)表面。通過使用存在籽金屬層250的鍍敷工藝，在籽金屬層250內(nèi)隨后形成貫通電極300。
[0068]根據(jù)本實(shí)施方案的半導(dǎo)體封裝500可任選包括:附加通孔75、附加絕緣層220、附加貫通電極310、附加擴(kuò)散阻擋層240和附加籽金屬層260。
[0069]附加籽金屬層260設(shè)置于擴(kuò)散阻擋層240上。
[0070]顯示附加貫通電極310設(shè)置于附加擴(kuò)散阻擋層240內(nèi)，其中附加擴(kuò)散阻擋層240設(shè)置于附加絕緣層220內(nèi)。附加貫通電極310通過附加籽金屬層260與焊墊15電耦合。
[0071]圖4為說明根據(jù)本發(fā)明第四實(shí)施方案的半導(dǎo)體封裝的截面圖。除了添加擴(kuò)散阻擋層和籽金屬層之外，圖4中說明的半導(dǎo)體封裝與上述參考圖3的半導(dǎo)體封裝基本相同。因此，此處將省略對相同組成元件的詳細(xì)描述，相同的術(shù)語和相同的附圖標(biāo)記可用于表示相同的組成元件。
[0072]現(xiàn)在參考圖4，半導(dǎo)體封裝500可包括:半導(dǎo)體芯片100、絕緣層200、貫通電極300、擴(kuò)散阻擋層270和籽金屬層280。
[0073]顯示擴(kuò)散阻擋層270設(shè)置于絕緣層200內(nèi)。顯示擴(kuò)散阻擋層270具有暴露出絕緣層200中開口 210的開口 275。
[0074]顯示籽金屬層280設(shè)置于擴(kuò)散阻擋層270內(nèi)。在本實(shí)施方案中，籽金屬層280覆蓋擴(kuò)散阻擋層270內(nèi)部表面。由于這一事實(shí)，籽金屬層280通過擴(kuò)散阻擋層270中的開口275與內(nèi)部電路圖案50電耦合。顯示貫通電極300設(shè)置于籽金屬層280內(nèi)，并通過使用籽金屬層280的鍍敷工藝形成。
[0075]根據(jù)本實(shí)施方案的半導(dǎo)體封裝500可包括:附加通孔75、附加絕緣層220、附加貫通電極310、附加擴(kuò)散阻擋層240和附加籽金屬層260。
[0076]顯示附加籽金屬層260設(shè)置于附加擴(kuò)散阻擋層240內(nèi)。
[0077]附加貫通電極310隨后設(shè)置于附加擴(kuò)散阻擋層240內(nèi)，其中附加擴(kuò)散阻擋層240設(shè)置于附加絕緣層220內(nèi)。附加貫通電極310通過附加籽金屬層260與焊墊15電耦合。
[0078]圖5為說明根據(jù)本發(fā)明第五實(shí)施方案的半導(dǎo)體封裝的截面圖。除了半導(dǎo)體芯片和連接元件的數(shù)目之外，圖5中說明的半導(dǎo)體封裝與上述參考圖3的半導(dǎo)體封裝基本相同。因此，此處將省略對相同組成元件的詳細(xì)描述，相同的術(shù)語和相同的附圖標(biāo)記可用于表示相同的組成元件。
[0079]參考圖5，在本實(shí)施方案中，半導(dǎo)體封裝500包括堆疊在一起的至少兩個(gè)半導(dǎo)體芯片100。顯示各貫通電極300均形成于至少兩個(gè)半導(dǎo)體芯片100內(nèi)，并在預(yù)定位置處彼此對準(zhǔn)，使得它們設(shè)置為彼此面對。
[0080]顯示連接元件510設(shè)置于半導(dǎo)體封裝500的半導(dǎo)體芯片100之間，用于將彼此面對的貫通電極300電耦合在一起。即，貫通電極300通過連接元件510彼此電耦合。間隙填充元件520可也與連接元件510 —起設(shè)置于在堆疊的半導(dǎo)體芯片100之間限定的空間中。
[0081]圖6為說明根據(jù)本發(fā)明第六實(shí)施方案的半導(dǎo)體封裝的截面圖。
[0082]參考圖6，半導(dǎo)體封裝500包括:限定有第一和第二通孔72和74的半導(dǎo)體芯片100、第一和第二絕緣層202和204、由附圖標(biāo)記300共同標(biāo)不的第一和第二貫通電極320和330、第一和第二擴(kuò)散阻擋層230和270、以及第一和第二籽金屬層250和280。
[0083]顯不半導(dǎo)體芯片100具有第一表面20和背離第一表面20的第二表面30,顯不電路部10設(shè)置于半導(dǎo)體芯片100內(nèi)，電路部10可具有數(shù)據(jù)存儲單元(未顯示)和數(shù)據(jù)處理單元(未顯示)。顯示與電路部10電連接的焊墊15設(shè)置于半導(dǎo)體芯片100的第一表面20上。
[0084]內(nèi)部電路圖案52和54設(shè)置于半導(dǎo)體芯片100中。以下，將設(shè)置于半導(dǎo)體芯片100中的內(nèi)部電路圖案52和54限定為第一內(nèi)部電路圖案52和第二內(nèi)部電路圖案54。
[0085]當(dāng)從頂部觀察時(shí)，顯示第一內(nèi)部電路圖案52和第二內(nèi)部電路圖案54設(shè)置于沿半導(dǎo)體芯片100的不同位置處。而且,第一內(nèi)部電路圖案52和第二內(nèi)部電路圖案54顯不形成為在從第一表面20測量的不同深度處。
[0086]例如，第一內(nèi)部電路圖案52設(shè)置于從第一表面20測量的第一深度處,第二內(nèi)部電路圖案54形成于從第一表面20測量的大于第一深度的第二深度處。
[0087]在本實(shí)施方案中，第一和第二內(nèi)部電路圖案52和54可例如包含不同的金屬。例如，第一和第二內(nèi)部電路圖案52和54中的任意一個(gè)可包含銅，第一和第二內(nèi)部電路圖案52和54中的另一個(gè)可包含招。
[0088]顯示半導(dǎo)體芯片100具有第一通孔72和第二通孔74。顯示第一通孔72穿過半導(dǎo)體芯片100并穿過第一內(nèi)部電路圖案52，而且由于這一事實(shí)，部分第一內(nèi)部電路圖案52通過第一通孔72暴露于外部。
[0089]顯示第二通孔74穿過半導(dǎo)體芯片100并穿過第二內(nèi)部電路圖案54，而且由于這一事實(shí)，部分第二內(nèi)部電路圖案54通過第二通孔74暴露于外部。
[0090]顯示第一絕緣層202設(shè)置于第一通孔72的內(nèi)表面上。也顯示出，第一絕緣層202具有暴露出第一內(nèi)部電路圖案52的第一開口 203。
[0091]顯示第二絕緣層204設(shè)置于第二通孔74的內(nèi)表面上。也顯示出，第二絕緣層204具有暴露出第二內(nèi)部電路圖案54的第二開口 205。
[0092]顯示第一擴(kuò)散阻擋層230設(shè)置于第一絕緣層202內(nèi)。第一擴(kuò)散阻擋層230通過限定于第一絕緣層202中的第一開口 203與第一內(nèi)部電路圖案52電耦合。
[0093]顯示第二擴(kuò)散阻擋層270設(shè)置于第二絕緣層204內(nèi)。顯示第二擴(kuò)散阻擋層270具有第三開口 275，第三開口 275與第二絕緣層204的第二開口 205限定于基本相同的位置處并具有基本相同的截面形狀。由此，第二擴(kuò)散阻擋層270和第二內(nèi)部電路圖案54彼此電隔離。
[0094]顯不第一籽金屬層250設(shè)置于第一擴(kuò)散阻擋層230內(nèi)。
[0095]顯示第二籽金屬層280設(shè)置于第二擴(kuò)散阻擋層270和第二內(nèi)部電路圖案54內(nèi)。由于這一事實(shí)，第二籽金屬層280與第二內(nèi)部電路圖案54電f禹合。
[0096]第一貫通電極320設(shè)置于第一籽金屬層250上并填充第一通孔72。第二貫通電極330設(shè)置于第二籽金屬層280上并填充第二通孔74。
[0097]同時(shí)，根據(jù)本實(shí)施方案的半導(dǎo)體封裝500可任選包括:附加通孔75、附加絕緣層220、附加貫通電極310、附加擴(kuò)散阻擋層240和附加籽金屬層260。
[0098]顯示附加籽金屬層260設(shè)置于附加擴(kuò)散阻擋層240內(nèi)。顯示附加貫通電極310設(shè)置于附加擴(kuò)散阻擋層240內(nèi)，其中附加擴(kuò)散阻擋層240設(shè)置于附加絕緣層220內(nèi)。附加貫通電極310通過附加籽金屬層260與焊墊15電耦合。
[0099]圖7?10為說明根據(jù)本發(fā)明第七實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。
[0100]參考圖7，為了制造半導(dǎo)體封裝，首先制造半導(dǎo)體芯片100。通過使用任意數(shù)量的已知半導(dǎo)體器件制造工藝，在半導(dǎo)體芯片100中形成具有用于數(shù)據(jù)存儲的數(shù)據(jù)存儲單元(未顯示)和用于數(shù)據(jù)處理的數(shù)據(jù)處理單元(未顯示)的電路部10。焊墊15在半導(dǎo)體芯片100的第一表面20上形成為與電路部10電連接，內(nèi)部電路圖案50在半導(dǎo)體芯片100中形成為與電路部10電連接。
[0101]參考圖8，在半導(dǎo)體芯片100上形成焊墊15和在半導(dǎo)體芯片100中形成內(nèi)部電路圖案50之后，限定盲孔101從半導(dǎo)體芯片100的第一表面20延伸朝向背離第一表面20的第二表面30。盲孔101穿過例如焊墊15并穿過內(nèi)部電路圖案50。由于這一事實(shí)，焊墊15和內(nèi)部電路圖案50通過盲孔101在內(nèi)表面上暴露出。
[0102]參考圖9，在半導(dǎo)體芯片100中限定盲孔101之后，在盲孔101的內(nèi)表面上分別形成絕緣層200和220。
[0103]絕緣層200和220可使用電接枝工藝或使用化學(xué)接枝工藝形成。絕緣層200和220并不在焊墊15和內(nèi)部電路圖案50上形成。絕緣層200和220通過使用電接枝工藝或化學(xué)接枝工藝沿盲孔101在半導(dǎo)體芯片100的內(nèi)表面上選擇性地形成。
[0104]由此，所產(chǎn)生的環(huán)形開口 210限定于絕緣層200和220中，暴露出焊墊15和沿半導(dǎo)體芯片100的盲孔101的內(nèi)表面上的內(nèi)部電路圖案50。
[0105]參考圖10，通過電接枝工藝或化學(xué)接枝工藝形成具有暴露出焊墊15和內(nèi)部電路圖案50的開口 210的絕緣層200和220之后，優(yōu)選通過使用化學(xué)鍍敷工藝在盲孔101內(nèi)形成貫通電極300和310。
[0106]然后，對半導(dǎo)體芯片100的背離第一表面20的第二表面30進(jìn)行處理，半導(dǎo)體芯片100厚度減小。由于半導(dǎo)體芯片100的厚度減小，所以貫通電極300和310在半導(dǎo)體芯片100的第二表面30上暴露出，由此隨后制造出如圖1所示的半導(dǎo)體封裝500。
[0107]在本實(shí)施方案中，半導(dǎo)體芯片100的第二表面30可以使用CMP(化學(xué)機(jī)械拋光)工藝或使用蝕刻工藝處理，使半導(dǎo)體芯片100的厚度減小以暴露出對應(yīng)于第二表面30的貫通電極的端部。[0108]圖11為說明根據(jù)本發(fā)明第八實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。除了形成擴(kuò)散阻擋層和籽金屬層之外，圖11說明的半導(dǎo)體封裝的制造方法與上述參考圖7的半導(dǎo)體封裝的制造方法的歷程基本相同。因此，此處將省略對相同組成元件的詳細(xì)描述，相同的術(shù)語和相同的附圖標(biāo)記可用于表示相同的組成元件。
[0109]參考圖11，在通過限定半導(dǎo)體芯片100中的盲孔而形成的內(nèi)表面上形成具有暴露出內(nèi)部電路圖案50和焊墊15的開口 210的絕緣層200和220之后，顯示在絕緣層200和220上形成擴(kuò)散阻擋層230和240。
[0110]類似于絕緣層200和220，擴(kuò)散阻擋層230和240可使用電接枝工藝或化學(xué)接枝工藝形成。擴(kuò)散阻擋層230和240形成在絕緣層200和220上，并形成在通過絕緣層200和220暴露出的內(nèi)部電路圖案50和焊墊15上。因此，內(nèi)部電路圖案50和焊墊15與擴(kuò)散阻擋層230和240電耦合。
[0111]然后，籽金屬層250和260在擴(kuò)散阻擋層230和240內(nèi)形成，其中擴(kuò)散阻擋層230和240與內(nèi)部電路圖案50和焊墊15電連接。籽金屬層250和260可以通過物理和化學(xué)氣相沉積工藝、原子層沉積工藝、以及化學(xué)氣相沉積中的任意一種形成。
[0112]形成籽金屬層250和260之后，在籽金屬層250和260上形成貫通電極300和310，從而制造出半導(dǎo)體封裝500。
[0113]圖12為說明根據(jù)本發(fā)明第九實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。除了沒有描述形成擴(kuò)散阻擋層和籽金屬層的工藝之外，圖12說明的半導(dǎo)體封裝的制造方法與上述參考圖11的半導(dǎo)體封裝的制造方法的歷程基本相同。因此，此處將省略對相同組成元件的詳細(xì)描述，相同的術(shù)語和相同的附圖標(biāo)記可用于表示相同的組成元件。
[0114]現(xiàn)在參考圖12，在半導(dǎo)體芯片100中盲孔的內(nèi)表面上形成具有暴露出內(nèi)部電路圖案50和焊墊15的開口 210的絕緣層200和220之后，然后在絕緣層200和220內(nèi)形成擴(kuò)散阻擋層270和240。
[0115]擴(kuò)散阻擋層270和240可以通過使用電接枝工藝、化學(xué)接枝工藝和化學(xué)氣相沉積工藝中的任意一種在絕緣層200和220上形成。
[0116]擴(kuò)散阻擋層270在絕緣層200上形成并具有與絕緣層200中限定的開口 210對準(zhǔn)的開口 275。由此，擴(kuò)散阻擋層270與內(nèi)部電路圖案50電絕緣。
[0117]由此，籽金屬層280和260分別在擴(kuò)散阻擋層270內(nèi)和擴(kuò)散阻擋層240內(nèi)形成。籽金屬層280和260可以通過使用物理和化學(xué)氣相沉積工藝、原子層沉積工藝、以及化學(xué)氣相沉積中的任意一種形成。籽金屬層280通過限定于擴(kuò)散阻擋層270中的開口 275與內(nèi)部電路圖案50電耦合。
[0118]形成籽金屬層280和260之后，在籽金屬層280和260上形成貫通電極300和310，從而完成半導(dǎo)體封裝500的制造。
[0119]圖13?16為說明根據(jù)本發(fā)明第十實(shí)施方案制造半導(dǎo)體封裝方法的截面圖。
[0120]參考圖13，為了制造半導(dǎo)體封裝，首先通過半導(dǎo)體器件制造工藝制造出半導(dǎo)體芯片 100。
[0121]半導(dǎo)體芯片100具有:第一表面20和背離第一表面20的第二表面30。通過使用任意數(shù)量的半導(dǎo)體器件制造工藝，在半導(dǎo)體芯片100中形成具有用于數(shù)據(jù)存儲的數(shù)據(jù)存儲單元(未顯示)和用于數(shù)據(jù)處理的數(shù)據(jù)處理單元(未顯示)的電路部10。焊墊15在半導(dǎo)體芯片100的第一表面20上形成為與電路部10電連接。
[0122]內(nèi)部電路圖案52和54在半導(dǎo)體芯片100中形成。以下，設(shè)置于半導(dǎo)體芯片100中的內(nèi)部電路圖案52和54可限定為第一內(nèi)部電路圖案52和第二內(nèi)部電路圖案54。
[0123]第一內(nèi)部電路圖案52和第二內(nèi)部電路圖案54設(shè)置于半導(dǎo)體芯片100上的不同位置處。而且，第一內(nèi)部電路圖案52和第二內(nèi)部電路圖案54形成在相對于半導(dǎo)體芯片100的第一表面20的不同深度處。例如，第一內(nèi)部電路圖案52設(shè)置于從第一表面20測量的第一深度Dl處，第二內(nèi)部電路圖案54設(shè)置于從第一表面20測量的大于第一深度Dl的第二深度D2處。
[0124]在本實(shí)施方案中，第一和第二內(nèi)部電路圖案52和54可由例如不同的金屬形成。例如，第一和第二內(nèi)部電路圖案52和54中的任意一個(gè)可由銅形成，第一和第二內(nèi)部電路圖案52和54中的另一個(gè)可由招形成。與此不同，第一和第二內(nèi)部電路圖案52和54可由相同的金屬形成。
[0125]在半導(dǎo)體芯片100中形成焊墊15以及第一和第二內(nèi)部電路圖案52和54之后，限定盲孔101從半導(dǎo)體芯片100的第一表面20延伸朝向第二表面30。盲孔101穿過半導(dǎo)體芯片100的第一和第二內(nèi)部電路圖案52和54以及焊墊15。由此，第一和第二內(nèi)部電路圖案52和54在盲孔101的內(nèi)表面上暴露出。
[0126]參考圖14，顯示第一絕緣層202、第二絕緣層204和第三絕緣層在盲孔101的內(nèi)表面上形成。第一、第二，和第三絕緣層202、204和220分別暴露出第一和第二內(nèi)部電路圖案52和54以及焊墊15。
[0127]在本實(shí)施方案中，第一至第三絕緣層202、204和220通過使用化學(xué)鍍工藝、溶膠凝膠工藝、電接枝工藝、化學(xué)接枝工藝和化學(xué)氣相沉積工藝中的任意一種形成。
[0128]參考圖15，在第一絕緣層202上形成第一擴(kuò)散阻擋層230，在第二絕緣層204上形成第二擴(kuò)散阻擋層270，在第三絕緣層220上形成第三擴(kuò)散阻擋層240。在本實(shí)施方案中，第一至第三擴(kuò)散阻擋層230、270和240是導(dǎo)電的。
[0129]在本實(shí)施方案中，第一至第三擴(kuò)散阻擋層230、270和240可使用電接枝工藝或化學(xué)接枝工藝形成。
[0130]在本實(shí)施方案中，第一擴(kuò)散阻擋層230通過限定于第一絕緣層202中的開口與第一內(nèi)部電路圖案52電耦合。第二擴(kuò)散阻擋層270設(shè)置于第二絕緣層204上。第二擴(kuò)散阻擋層270具有暴露出第二內(nèi)部電路圖案54的開口，因此與第二內(nèi)部電路圖案54電絕緣。第三擴(kuò)散阻擋層240設(shè)置于第三絕緣層220上并與焊墊15電耦合。
[0131]參考圖16，形成第一至第三擴(kuò)散阻擋層230、270和240之后，在第一至第三擴(kuò)散阻擋層230、270和240內(nèi)隨后分別設(shè)置第一至第三籽金屬層250、280和260。形成于第二擴(kuò)散阻擋層270上的第二籽金屬層280通過限定于第二擴(kuò)散阻擋層270和第二絕緣層204中的開口與第二內(nèi)部電路圖案54電耦合。
[0132]此后,如圖6所示,第一、第二和第三貫通電極320、330和310分別在第一、第二和第三籽金屬層250、280和260上形成。
[0133]由上述顯見，本發(fā)明提供了以下優(yōu)勢，形成于半導(dǎo)體芯片上表面上的焊墊可與貫通電極彼此電耦合，形成于半導(dǎo)體芯片中的內(nèi)部電路圖案可與貫通電極彼此電耦合，由此能夠防止由于貫通電極的使用而導(dǎo)致的半導(dǎo)體芯片體積的增加。[0134]另外，本發(fā)明還涉及如下技術(shù)方案；
[0135]1.一種半導(dǎo)體封裝，包括:
[0136]半導(dǎo)體芯片，包括:
[0137]第一表面和背離所述第一表面的第二表面，
[0138]設(shè)置于所述半導(dǎo)體芯片中的電路部，
[0139]與所述電路部電耦合的內(nèi)部電路圖案，和
[0140]穿過所述內(nèi)部電路圖案以及所述第一和第二表面的通孔；
[0141]在所述半導(dǎo)體芯片的所述通孔上的絕緣層，其中所述絕緣層具有沿著所述通孔暴露出所述內(nèi)部電路圖案的開口 ；以及
[0142]在所述通孔內(nèi)的貫通電極，所述貫通電極通過沿著所述通孔暴露出所述內(nèi)部電路圖案的所述開口與所述內(nèi)部電路圖案電耦合。
[0143]2.根據(jù)項(xiàng)目I的半導(dǎo)體封裝，還包括:在所述絕緣層和所述貫通電極之間的擴(kuò)散阻擋層，其中所述擴(kuò)散阻擋層與所述內(nèi)部電路圖案電耦合。
[0144]3.根據(jù)項(xiàng)目2的半導(dǎo)體封裝，還包括:在所述擴(kuò)散阻擋層和所述貫通電極之間的
籽金屬層。
[0145]4.根據(jù)項(xiàng)目I的半導(dǎo)體封裝，還包括:
[0146]在所述絕緣層上的擴(kuò)散阻擋層，其中所述擴(kuò)散阻擋層具有暴露出所述內(nèi)部電路圖案的開口 ；和
[0147]在所述擴(kuò)散阻擋層上的籽金屬層，所述籽金屬層通過所述擴(kuò)散阻擋層的開口與所述內(nèi)部電路圖案電耦合。
[0148]5.根據(jù)項(xiàng)目I的半導(dǎo)體封裝，還包括:
[0149]在所述半導(dǎo)體芯片的所述第一表面上并與所述電路部電耦合的焊墊；
[0150]與所述焊墊電耦合并在穿過所述第一和第二表面的附加通孔內(nèi)的附加貫通電極，和
[0151 ] 在所述附加貫通電極和所述附加通孔之間的附加絕緣層。
[0152]6.根據(jù)項(xiàng)目I的半導(dǎo)體封裝，其中所述內(nèi)部電路圖案施加有電源信號、接地信號、數(shù)據(jù)信號和芯片選擇信號中的任意一種。
[0153]7.根據(jù)項(xiàng)目I的半導(dǎo)體封裝，還包括堆疊在一起的至少兩個(gè)半導(dǎo)體芯片，使得所述至少兩個(gè)半導(dǎo)體芯片的貫通電極彼此電耦合。
[0154]8.一種制造半導(dǎo)體封裝的方法，包括以下步驟:
[0155]制造半導(dǎo)體芯片，所述半導(dǎo)體芯片具有:第一表面和背離所述第一表面的第二表面、設(shè)置于所述半導(dǎo)體芯片中的電路部、和與所述電路部電耦合并形成于其中的內(nèi)部電路圖案；
[0156]限定從所述第一表面穿過所述內(nèi)部電路圖案朝向所述第二表面延伸的盲孔，所述盲孔暴露出所述內(nèi)部電路圖案；
[0157]在所述盲孔上形成絕緣層，使得所述絕緣層具有暴露出所述內(nèi)部電路圖案的開Π ；
[0158]在所述盲孔內(nèi)形成貫通電極，使得所述貫通電極通過暴露出所述內(nèi)部電路圖案的所述絕緣層的開口與所述內(nèi)部電路圖案電耦合；和[0159]減小所述半導(dǎo)體芯片的厚度以暴露出所述貫通電極的對應(yīng)于所述第二表面的端部。
[0160]9.根據(jù)項(xiàng)目8的方法，還包括:在所述絕緣層上形成擴(kuò)散阻擋層的步驟，使得所述擴(kuò)散阻擋層與所述內(nèi)部電路圖案電耦合，其中形成所述擴(kuò)散阻擋層的步驟在形成所述絕緣層和所述貫通電極的步驟之間進(jìn)行。
[0161]10.根據(jù)項(xiàng)目8的方法，所述方法還包括:在所述擴(kuò)散阻擋層上形成籽金屬層的步驟，其中形成所述籽金屬層的步驟在形成所述擴(kuò)散阻擋層和所述貫通電極的步驟之間進(jìn)行。
[0162]11.根據(jù)項(xiàng)目10的方法，其中在形成所述絕緣層和所述擴(kuò)散阻擋層的步驟中，所述絕緣層和所述擴(kuò)散阻擋層使用電接枝工藝或化學(xué)接枝工藝形成。
[0163]12.根據(jù)項(xiàng)目8的方法，所述方法還包括以下步驟:
[0164]在所述絕緣層上形成擴(kuò)散阻擋層，使得所述擴(kuò)散阻擋層具有暴露出所述內(nèi)部電路圖案的開口 ；和
[0165]在所述擴(kuò)散阻擋層上形成籽金屬層，使得所述籽金屬層通過所述擴(kuò)散阻擋層的開口與所述內(nèi)部電路圖案電耦合，其中形成所述擴(kuò)散阻擋層和形成所述籽金屬層的步驟在形成所述絕緣層和所述貫通電極的步驟之間進(jìn)行。
[0166]雖然已經(jīng)描述了本發(fā)明的具體實(shí)施方案用于說明性的目的，但是本領(lǐng)域技術(shù)人員應(yīng)理解能夠做出各種改變、添加和替代，而沒有脫離由所附權(quán)利要求公開的本發(fā)明的范圍和精神。
【權(quán)利要求】
1.一種半導(dǎo)體封裝，包括: 半導(dǎo)體芯片，包括: 第一表面和背離所述第一表面的第二表面， 設(shè)置于所述半導(dǎo)體芯片中的電路部， 與所述電路部電耦合并且在相對于所述第一表面的不同深度處的第一和第二內(nèi)部電路圖案，和 均穿過所述第一和第二表面并分別穿過所述第一和第二內(nèi)部電路圖案的第一和第二通孔； 分別在所述第一和第二通孔上的第一和第二絕緣層，所述第一和第二絕緣層分別具有分別沿著所述第一和第二通孔暴露出所述第一和第二內(nèi)部電路圖案的第一開口和第二開口 ；以及 分別在所述第一和第二通孔內(nèi)的第一和第二貫通電極，所述第一和第二貫通電極分別與通過所述第一和第二開口分別暴露出的所述第一和第二內(nèi)部電路圖案電耦合。
2.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，還包括: 在所述第一絕緣層上并與所述第一內(nèi)部電路圖電連接的第一擴(kuò)散阻擋層； 在所述第一擴(kuò)散阻擋層和所述第一貫通電極之間的籽金屬層； 在所述第二絕緣層上并具有暴露出所述第二內(nèi)部電路圖案的開口的第二擴(kuò)散阻擋層；以及· 在所述第二擴(kuò)散阻擋層上并與所述第二內(nèi)部電路圖案電耦合的第二籽金屬層。
3.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，其中所述第一內(nèi)部電路圖案和所述第二內(nèi)部電路圖案由不同的金屬形成。
4.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，還包括: 在所述半導(dǎo)體芯片的所述第一表面上并與所述電路部電耦合的焊墊； 與所述焊墊電耦合并在附加通孔內(nèi)的附加貫通電極，使得所述附加通孔穿過所述第一和第二表面；以及； 在所述附加貫通電極和所述附加通孔之間的附加絕緣層。
5.一種制造半導(dǎo)體封裝的方法，包括以下步驟: 制造半導(dǎo)體芯片，所述半導(dǎo)體芯片具有:第一表面和背離所述第一表面的第二表面；設(shè)置于所述半導(dǎo)體芯片中的電路部；與所述電路部電耦合的第一和第二內(nèi)部電路圖案，使得所述第一和第二內(nèi)部電路圖案在相對于所述第一表面的不同深度處；以及均穿過所述第一和第二表面的第一和第二通孔，所述第一和第二通孔分別穿過所述第一和第二內(nèi)部電路圖案； 分別在所述第一和第二通孔上形成第一和第二絕緣層，使得所述第一和第二絕緣層分別具有通過所述第一和第二通孔暴露出所述第一和第二內(nèi)部電路圖案的第一開口和第二開口 ； 在所述第一絕緣層上形成第一擴(kuò)散阻擋層，以通過所述第一絕緣層的所述第一開口使所述第一擴(kuò)散阻擋層與所述第一內(nèi)部電路圖案電耦合，并且在所述第二絕緣層上形成第二擴(kuò)散阻擋層，使得所述第二擴(kuò)散阻擋層具有與所述第二開口對準(zhǔn)的第三開口 ； 在所述第一擴(kuò)散阻擋層上形成第一籽金屬層和在所述第二擴(kuò)散阻擋層上形成第二籽金屬層，使得所述第二籽金屬層與所述第二內(nèi)部電路圖案電耦合；以及分別在所述第一和第二籽金屬層上形成第一和第二貫通電極。
6.根據(jù)權(quán)利要求5的方法，還包括將至少兩個(gè)半導(dǎo)體芯片堆疊在一起，其中所述至少兩個(gè)半導(dǎo)體芯片的貫通電極彼此電耦合。
7.根據(jù)權(quán)利要求5的方法，其中所述第一內(nèi)部電路圖案和所述第二內(nèi)部電路圖案由不同的金屬形成。
8.根據(jù)權(quán)利要求5的方法，其中在形成所述第一和第二絕緣層以及所述第一和第二擴(kuò)散阻擋層的步驟中，所述第一和第二絕緣層以及所述第一和第二擴(kuò)散阻擋層使用電接枝工藝或化學(xué)接 枝工藝形成。
【文檔編號】H01L23/488GK103855138SQ201410054734
【公開日】2014年6月11日 申請日期:2010年4月28日 優(yōu)先權(quán)日:2009年4月29日
【發(fā)明者】孫晧榮, 崔俊基, 梁勝宅 申請人:愛思開海力士有限公司