各實施方式總體上涉及半導(dǎo)體技術(shù)，更具體地，涉及一種堆疊封裝及其制造方法。

背景技術(shù)：

近來，電子工業(yè)的趨勢是以更低的成本制造具有高可靠性的產(chǎn)品，并且還能制造重量輕、體積小、速度快、多功能且高性能的產(chǎn)品。設(shè)計這些產(chǎn)品時考慮的重要技術(shù)之一涉及關(guān)于產(chǎn)品的封裝組裝技術(shù)。

由于電子產(chǎn)品的等比例縮小和封裝減小，因此對將多個半導(dǎo)體芯片安裝在有限封裝內(nèi)的各種方法進行了研究。

技術(shù)實現(xiàn)要素：

在實施方式中，可提供堆疊封裝。堆疊封裝可包括基板以及安裝在基板上方的第一半導(dǎo)體芯片。堆疊封裝可包括設(shè)置在基板和第一半導(dǎo)體芯片上方并與基板和第一半導(dǎo)體芯片分開的支承構(gòu)件。堆疊封裝可包括堆疊在支承構(gòu)件上方的多個第二半導(dǎo)體芯片。

在實施方式中，可提供制造堆疊封裝的方法。制造堆疊封裝的方法可包括將第一半導(dǎo)體芯片分別安裝到多個單元基板上方，所述多個單元基板形成在帶狀基板上方。制造堆疊封裝的方法可包括在帶狀基板上方設(shè)置壩(dam)。制造堆疊封裝的方法可包括在壩的上方設(shè)置支承構(gòu)件，使得支承構(gòu)件與帶狀基板和第一半導(dǎo)體芯片分開，并且跨過單元基板延伸。制造堆疊封裝的方法可包括在單元基板上方的支承構(gòu)件上方堆疊多個第二半導(dǎo)體芯片。

附圖說明

圖1是示出根據(jù)實施方式的堆疊封裝的示例代表的俯視圖；

圖2是沿圖1的線A-A’截取的截面圖；

圖3是沿圖1的線B-B’截取的截面圖；

圖4是示出圖1所示的基板的頂表面的示例代表的俯視圖；

圖5是示出根據(jù)實施方式的堆疊封裝的示例代表的截面圖；

圖6是示出根據(jù)實施方式的堆疊封裝的示例代表的截面圖；

圖7是示出根據(jù)實施方式的堆疊封裝的示例代表的截面圖；

圖8-17是輔助說明制造根據(jù)實施方式的堆疊封裝的方法的圖；

圖18是示出包括根據(jù)實施方式的堆疊封裝的電子系統(tǒng)的示例代表的框圖；

圖19是示出包括根據(jù)實施方式的堆疊封裝的存儲卡的示例代表的框圖。

具體實施方式

以下將參照附圖，通過實施方式的各示例對堆疊封裝及其制造方法進行描述。

參照圖1至圖3，根據(jù)實施方式的堆疊封裝SP1可包括基板10、第一半導(dǎo)體芯片20、支承構(gòu)件30以及多個第二半導(dǎo)體芯片40A和40B。在一個實施方式中，除堆疊封裝SP1以外，還可設(shè)置第一粘合構(gòu)件50、第二粘合構(gòu)件61和62、第一半導(dǎo)體連接構(gòu)件71、第二半導(dǎo)體連接構(gòu)件72、成型部件80以及外部連接端子90。為了便于理解，在圖1中省略了成型部件80的例示。

基板10可以是印刷電路板?；?0可具有頂表面10A和底表面10B，并可包括底表面10B上的外部電極11。外部連接端子90(例如焊料球、導(dǎo)電凸塊和導(dǎo)電柱)可分別附接到外部電極11。在圖2和圖3所示的實施方式中，例如采用焊料球作為外部連接端子90。堆疊封裝SP1可借助于外部連接端子90安裝到例如主板的外部裝置(未示出)。

參照圖2至圖4，基板10的頂表面10A可劃分為第一區(qū)域FR和位于第一區(qū)域FR外的第二區(qū)域SR。第一區(qū)域FR可沿著圖4中定義的第一方向FD跨過基板10的頂表面10A延伸，并且第二區(qū)域SR可設(shè)置成當(dāng)在第二方向SD上觀察時在第一區(qū)域FR的一側(cè)或兩側(cè)上與第一區(qū)域FR并排。

基板10可具有第一區(qū)域FR中的第一接合指12，并可具有第二區(qū)域SR中的第二接合指13。第一接合指12可與第一半導(dǎo)體芯片20電連接，并且第二接合指13可與第二半導(dǎo)體芯片40A和40B電連接。下文將會描述這種構(gòu)造。

雖然沒有示出，但基板10可包括形成在不同層中的電路線，以及與形成在不同 層中的電路線電連接的導(dǎo)電通孔。形成在基板10的頂表面10A上的第一接合指12和第二接合指13可經(jīng)由電路線和導(dǎo)電通孔與形成在基板10的底表面10B上的外部電極11電連接。

雖然實施方式示出了基板10由印刷電路板構(gòu)造的示例，但是應(yīng)當(dāng)注意，本公開的技術(shù)概念不限于該示例。例如基板10可以是(例如但不限于)引線框架、柔性基板和中介層中的任何一個。

再來參照圖2和圖3，第一半導(dǎo)體芯片20可具有位于其有源表面上的第一接合焊盤21?？稍诘谝话雽?dǎo)體芯片20中形成由集成電路構(gòu)造的電路單元(未示出)，在該電路單元中芯片操作所需的單個元件(例如晶體管、電阻器、電容器、熔絲等)相互電連接。第一接合焊盤21是用于與外部進行電連接的電路單元的外部觸點并且可以與電路單元電連接。

可將第一半導(dǎo)體芯片20安裝到基板10的頂表面10A的第一區(qū)域FR。例如，由膠帶或樹脂型粘合劑構(gòu)成的第一粘合構(gòu)件50可形成在第一半導(dǎo)體芯片20的與有源表面相反的非有源表面上。第一半導(dǎo)體芯片20可借助于第一粘合構(gòu)件50附接到基板10的頂表面10A的第一區(qū)域FR。第一半導(dǎo)體芯片20的第一接合焊盤21可借助于第一導(dǎo)電連接構(gòu)件71與基板10的第一接合指12電連接。第一導(dǎo)電連接構(gòu)件71可包括導(dǎo)線。

雖然圖中沒有示出，但第一半導(dǎo)體芯片20可具有與形成有第一接合焊盤21的有源表面上的第一接合焊盤21電連接的多個凸塊，并可借助于凸塊而倒裝芯片接合至基板10的第一接合指12。

支承構(gòu)件30設(shè)置在基板10和第一半導(dǎo)體芯片20上方，從而與基板10和第一半導(dǎo)體芯片20分開。

再來參照圖1至圖3，支承構(gòu)件30可在基板10和第一半導(dǎo)體芯片20上方沿第一方向FD跨過基板10延伸。支承構(gòu)件30可覆蓋基板10的頂表面10A的第一區(qū)域FR和安裝到第一區(qū)域FR的第一半導(dǎo)體芯片20，并可暴露基板10的第二區(qū)域SR。

支承構(gòu)件30可具有與基板10的第一區(qū)域FR相對應(yīng)的面積，并可具有大于安裝到基板10的第一區(qū)域FR的第一半導(dǎo)體芯片20的面積。

支承構(gòu)件30的厚度范圍可以是100μm-120μm，并可使用核心基板或金屬合金板作為支承構(gòu)件30。核心基板可包括浸有樹脂的玻璃纖維基板，并且金屬合金板可包 括含有FeC和MnCr中的至少一種的合金板。

第二半導(dǎo)體芯片40A和40B中的每一個均可具有位于其有源表面上的第二接合焊盤41?？稍诘诙雽?dǎo)體芯片40A和40B中的每一個中形成由集成電路構(gòu)造的電路單元(未示出)，在該電路單元中芯片操作所需的單個元件(例如晶體管、電阻器、電容器、熔絲等)相互電連接。第二接合焊盤41是用于與外部進行電連接的電路單元的外部觸點，并可與電路單元電連接。第二接合焊盤41可設(shè)置為一行或包括沿第二半導(dǎo)體芯片40A和40B的有源表面的各個側(cè)部的至少兩行的多行。

第二半導(dǎo)體芯片40A和40B可以是在相同的晶片上制造然后再被個體化的半導(dǎo)體芯片，或者可以是從相同的生產(chǎn)線上經(jīng)由相同的制造工藝制造的不同晶片而獲得的半導(dǎo)體芯片，并可具有相同的厚度。

第二半導(dǎo)體芯片40A和40B中的每一個均可具有大于第一半導(dǎo)體芯片20的面積，并均可具有等于或小于支承構(gòu)件30的面積。

第二半導(dǎo)體芯片40A和40B可以是與第一半導(dǎo)體芯片20不同類型的芯片。例如，第二半導(dǎo)體芯片40A和40B可以是諸如DRAM的易失性存儲器芯片或諸如閃存的非易失性存儲器芯片，并且第一半導(dǎo)體芯片20可以是控制第二半導(dǎo)體芯片40A和40B的邏輯芯片。第二半導(dǎo)體芯片40A和40B可以是與第一半導(dǎo)體芯片20相同類型的芯片。例如，第一半導(dǎo)體芯片20以及第二半導(dǎo)體芯片40A和40B可以是諸如DRAM的易失性存儲器芯片或諸如閃存的非易失性存儲器芯片。

第二粘合構(gòu)件61和62可分別形成在第二半導(dǎo)體芯片40A和40B的非有源表面。第二粘合構(gòu)件61和62可以是膠帶或樹脂型粘合劑，并可具有20μm-40μm的厚度。

第二半導(dǎo)體芯片40A和40B可借助于第二粘合構(gòu)件61和62堆疊在支承構(gòu)件30上。附接支承構(gòu)件30和最低的第二半導(dǎo)體芯片40A的第二粘合構(gòu)件61可插置在支承構(gòu)件30的頂表面與最低的第二半導(dǎo)體芯片40A的底表面之間，并且附接第二半導(dǎo)體芯片40A和40B的第二粘合構(gòu)件62可插置在最低的第二半導(dǎo)體芯片40A的頂表面與上方的第二半導(dǎo)體芯片40B的底表面之間。

在實施方式中，第二半導(dǎo)體芯片40A和40B堆疊為曲折圖案，使得當(dāng)從第二方向SD觀看時，第二半導(dǎo)體芯片40A和40B的第二接合焊盤41暴露于左側(cè)部分和右側(cè)部分。雖然在實施方式中圖示和描述了第二半導(dǎo)體芯片40A和40B堆疊為曲折圖案，但是應(yīng)當(dāng)注意，第二半導(dǎo)體芯片40A和40B可豎直堆疊，或可堆疊為臺階形狀 使得在臺階部分上暴露第二接合焊盤41。

第二連接構(gòu)件72可與第二半導(dǎo)體芯片40A和40B的第二接合焊盤41以及基板10的第二接合指13電連接。第二連接構(gòu)件72可包括導(dǎo)線。

成型部件80可保護安裝到基板10的元件免受外部裝置和外部環(huán)境的影響。成型部件80可以以填充基板10、第一半導(dǎo)體芯片20和支承構(gòu)件30之間的空間的方式形成在基板10的頂表面10A上，并可包住第一半導(dǎo)體芯片20、支承構(gòu)件30、第二半導(dǎo)體芯片40A和40B以及第一導(dǎo)電連接構(gòu)件71和第二導(dǎo)電連接構(gòu)件72。當(dāng)從圖1中定義的第一方向FD上觀看時，支承構(gòu)件30的彼此相反的兩個端部可暴露于外部，并可與成型部件80的側(cè)表面基本齊平。

成型部件80可由具有填料的環(huán)氧樹脂、具有填料的環(huán)氧丙烯酸酯以及聚合物復(fù)合材料(例如具有填料的聚合物)中的一個或至少兩個構(gòu)成。

雖然在實施方式中圖示和描述了附接支承構(gòu)件30和最低的第二半導(dǎo)體芯片40A的第二粘合構(gòu)件61插置在支承構(gòu)件30的頂表面與最低的第二半導(dǎo)體芯片40A的底表面之間，但是應(yīng)當(dāng)注意，本公開的技術(shù)概念不限于該示例，并且可修改成下文將參照圖5至圖7所描述的各種變型。

圖5至圖7是分別示出根據(jù)各實施方式的堆疊封裝SP2、SP3、SP4的截面圖。在下面參照5-圖7描述的實施方式中，將使用相同的技術(shù)術(shù)語和相同的附圖標(biāo)記來表示與上述參照圖1至圖4所述的實施方式中的部件基本相同的部件，并且本文省略重復(fù)的描述。

參照圖5，支承構(gòu)件30可以是具有多個開口31的網(wǎng)格形狀，在所述開口31中容納了附接支承構(gòu)件30和最低的第二半導(dǎo)體芯片40A的第二粘合構(gòu)件61，并且第二粘合構(gòu)件61可被部分地容納在支承構(gòu)件30的開口31中。

在實施方式中，第二粘合構(gòu)件61可包括插置在支承構(gòu)件30的頂表面與最低的第二半導(dǎo)體芯片40A的底表面之間的第一部分61A，以及容納在開口31中的第二部分61B。

支承構(gòu)件30的厚度可以是100μm-120μm，并且第二粘合構(gòu)件61可以具有小于支承構(gòu)件30的厚度，例如20μm-40μm的厚度。雖然沒有示出，但開口31的俯視的截面形狀例如可以是但不限于圓形、橢圓形或多邊形。

根據(jù)圖5所示的實施方式，由于支承構(gòu)件30具有多個開口31，所以第二粘合構(gòu) 件61的第二部分61B被容納在開口31中。因此，隨著第二粘合構(gòu)件61與支承構(gòu)件30之間的接觸面積增大，粘合力也會增大。由于第二粘合構(gòu)件61的第二部分61B被容納在開口31中，所以可提供如下優(yōu)點：設(shè)置在支承構(gòu)件30的頂表面的第二粘合構(gòu)件61的體積和厚度減小，因此堆疊封裝SP2的總厚度減小。

參照圖6，支承構(gòu)件30可以是具有多個開口31的網(wǎng)格形狀，在該開口31中容納了附接支承構(gòu)件30和最低的第二半導(dǎo)體芯片40A的第二粘合構(gòu)件61，并且第二粘合構(gòu)件61可被完全容納在支承構(gòu)件30的開口31中。

第二粘合構(gòu)件61的頂表面可與支承構(gòu)件30的頂表面基本齊平，并且最低的第二半導(dǎo)體芯片40A的底表面與支承構(gòu)件30的頂表面可彼此直接接觸。

支承構(gòu)件30的厚度可以是100μm-120μm，并且第二粘合構(gòu)件61可以具有小于支承構(gòu)件30的厚度，例如20μm-40μm的厚度。由于第二粘合構(gòu)件61的頂表面與支承構(gòu)件30的頂表面基本齊平，并且第二粘合構(gòu)件61具有小于支承構(gòu)件30的厚度，所以第二粘合構(gòu)件61的底表面位于開口31中。

根據(jù)圖6所示的一個實施方式，由于第二粘合構(gòu)件61完全容納在支承構(gòu)件30的開口31中，所以不需要用于設(shè)置第二粘合構(gòu)件61的額外的空間，因此可減小堆疊封裝SP3的厚度。

參照圖7，支承構(gòu)件30可以是具有多個開口31的網(wǎng)格形狀，在該開口31中容納了附接支承構(gòu)件30和最低的第二半導(dǎo)體芯片40A的第二粘合構(gòu)件61，并且支承構(gòu)件30的厚度小于第二粘合構(gòu)件61的厚度。

第二粘合構(gòu)件61可包括：插置在支承構(gòu)件30的頂表面與最低的第二半導(dǎo)體芯片40A的底表面之間的第一部分61A、容納在開口31中的第二部分61B以及設(shè)置在支承構(gòu)件30的底表面下方的第三部分61C。

下面將描述制造根據(jù)各個實施方式的堆疊封裝的方法的示例。

參照圖8，制備形成有多個單元基板10的帶狀基板100。

單元基板10可形成在帶狀基板100上以經(jīng)由鋸線SL相互分隔。鋸線SL表示相鄰的單元基板10之間的空間。例如，通過形成行和列并且使鋸線SL插置在行之間以及列之間，可將單元基板10設(shè)置成矩陣形式。例如作為示例，在實施方式中例示了將75個單元基板10設(shè)置成15(第一方向FD)×5(第二方向SD)的矩陣形式。然而應(yīng)當(dāng)注意，本公開的技術(shù)概念不限于該示例，并且在帶狀基板100上形成的單元 基板10的數(shù)量以及單元基板10的布置形式可以按各種方式變化。圖9是沿著圖8的線C-C’截取的截面圖，其示出了單元基板10。

參照圖8至圖9，每個單元基板10可具有頂表面10A和底表面10B。每個單元基板10的頂表面10A可劃分為第一區(qū)域FR和位于第一區(qū)域FR外的第二區(qū)域SR。第一區(qū)域FR可沿著在圖8中定義的第一方向FD跨過單元基板10的頂表面10A延伸，并且第二區(qū)域SR可設(shè)置成在第二方向SD上觀察時在第一區(qū)域FR的一側(cè)或兩側(cè)上與第一區(qū)域FR并排。

每個單元基板10可具有頂表面10A的第一區(qū)域FR中的第一接合指12，并可具有頂表面10A的第二區(qū)域SR上的第二接合指13。每個單元基板10可具有底表面10B上的外部電極11。

雖然圖中沒有示出，但每個單元基板10可包括形成在不同層中的電路線，以及電連接形成在不同層中的電路線的導(dǎo)電通孔。形成在單元基板10的頂表面10A上的第一接合指12和第二接合指13可經(jīng)由電路線和導(dǎo)電通孔與形成在單元基板10的底表面10B上的外部電極11電連接。

參照圖10，第一半導(dǎo)體芯片20的非有源表面借助于第一粘合構(gòu)件50附接到單元基板10的頂表面10A的第一區(qū)域FR?？刹捎媚z帶或樹脂型粘合劑作為第一粘合構(gòu)件50。

第一導(dǎo)電連接構(gòu)件71形成為將第一半導(dǎo)體芯片20的第一接合焊盤21和單元基板10的第一接合指12電連接?？刹捎脤?dǎo)線作為第一導(dǎo)電連接構(gòu)件71。

雖然沒有示出，但可在具有第一接合焊盤21的第一半導(dǎo)體芯片20的有源表面上形成與第一接合焊盤21電連接的多個凸塊，并且第一半導(dǎo)體芯片20可借助于凸塊而倒裝芯片接合到單元基板10的第一接合指12。

參照圖11，在帶狀基板100上設(shè)置壩200。

壩200的作用是支承隨后將要設(shè)置的支承構(gòu)件，并可設(shè)置于帶狀基板100的在第一方向FD上彼此相反的兩端?？刹捎迷谂c第一方向FD垂直的第二方向SD上延伸的線型結(jié)構(gòu)或在第二方向SD上設(shè)置的多個結(jié)構(gòu)作為壩200。例如，可采用阻焊膜或多個虛擬芯片(dummy chip)作為壩200。

在采用虛擬芯片作為壩200的示例中，壩200可借助于粘合構(gòu)件(諸如雙面膠帶或樹脂型粘合劑)附接到帶狀基板100。在采用阻焊膜作為壩200的示例中，壩200 可以在不使用單獨的粘合構(gòu)件的情況下直接附接到帶狀基板100。

壩200可具有預(yù)定高度，使得在后續(xù)處理中將要被設(shè)置在壩200上的支承構(gòu)件可與帶狀基板100、第一半導(dǎo)體芯片20和第一導(dǎo)電連接構(gòu)件71分開至少預(yù)定距離。例如，壩200的高度可以是90μm-120μm。

參照圖12，壩200可設(shè)置在帶狀基板100的兩個端部之間的一個或多個位置處，使得支承構(gòu)件也可被支承在帶狀基板100的內(nèi)部部件上方。作為參考，在圖11和圖12中，為了簡化附圖，省略了對第一接合指12、第二接合指13、第一半導(dǎo)體芯片20以及第一導(dǎo)電連接構(gòu)件71的圖示。

參照圖13，支承構(gòu)件30以在第一方向FD上跨過帶狀基板100延伸的方式設(shè)置在壩200上。

在采用虛擬芯片形成壩200的示例中，支承構(gòu)件30可借助于粘合構(gòu)件(例如雙面膠帶或樹脂型粘合劑)附接到壩200。在采用阻焊膜形成壩200的示例中，支承構(gòu)件30可以在不使用單獨的粘合構(gòu)件的情況下直接附接到壩200。

支承構(gòu)件30的厚度范圍可以是100μm-120μm，可采用核心基板或金屬合金板作為支承構(gòu)件30。核心基板可包括浸有樹脂的玻璃纖維基板，并且金屬合金板可包括含有FeC和MnCr中的至少一種的合金板。雖然沒有示出，但支承構(gòu)件30各自可以是具有多個開口的網(wǎng)格形狀。

支承構(gòu)件30由壩200支承，并且與單元基板10以及安裝到單元基板10的第一半導(dǎo)體芯片20分開至少預(yù)定距離，該構(gòu)造如圖14所示，該圖14是沿圖13的線E-E’截取的截面圖。

參照圖15，在形成有多個第二接合焊盤41的有源表面上制備多個第二半導(dǎo)體芯片40A和40B。

第二半導(dǎo)體芯片40A和40B可以是在相同的晶片上制造然后再被個體化的半導(dǎo)體芯片，或者從在相同的生產(chǎn)線上以相同的制造工藝制造的不同晶片獲得，并可具有相同的厚度。

第二半導(dǎo)體芯片40A和40B可分別具有大于第一半導(dǎo)體芯片20的面積，并可具有小于支承構(gòu)件30的面積。

第二半導(dǎo)體芯片40A和40B可以是與第一半導(dǎo)體芯片20不同類型的芯片。例如，第二半導(dǎo)體芯片40A和40B可以是諸如DRAM的易失性存儲器芯片或諸如閃存的非 易失性存儲器芯片，并且第一半導(dǎo)體芯片20可以是控制第二半導(dǎo)體芯片40A和40B的邏輯芯片。第二半導(dǎo)體芯片40A和40B可以是與第一半導(dǎo)體芯片20相同類型的芯片。例如，第一半導(dǎo)體芯片20以及第二半導(dǎo)體芯片40A和40B可以是諸如DRAM的易失性存儲器芯片或諸如閃存的非易失性存儲器芯片。

第二粘合構(gòu)件61和62可形成在第二半導(dǎo)體芯片40A和40B的非有源表面上。第二粘合構(gòu)件61和62可包括膠帶或樹脂型粘合劑，并可具有20μm-40μm的厚度。

第二半導(dǎo)體芯片40A和40B可借助于第二粘合構(gòu)件61和62堆疊在設(shè)置于單元基板10上方的支承構(gòu)件30上。在圖15所示的實施方式中，第二半導(dǎo)體芯片40A和40B堆疊為曲折圖案，使得沿第二方向SD觀看時，第二接合焊盤41暴露于左側(cè)部分和右側(cè)部分。

在其它實施方式中，第二半導(dǎo)體芯片40A和40B可豎直堆疊，并且第二半導(dǎo)體芯片40A和40B可堆疊為臺階形狀以使第二接合焊盤41暴露在臺階部分上。在實施方式中，最低的第二半導(dǎo)體芯片40A可以以在最低的第二半導(dǎo)體芯片40A的底表面上形成的粘合構(gòu)件61的下表面與支承構(gòu)件30的上表面接觸的方式附接在支承構(gòu)件30上方。雖然沒有示出，但支承構(gòu)件30可以具有包括多個開口31的網(wǎng)格形狀，并且最低的第二半導(dǎo)體芯片40A可以以在最低的第二半導(dǎo)體芯片的底表面下方形成的粘合構(gòu)件61的部分或整體被容納在開口中的方式附接在支承構(gòu)件30上方。

第二導(dǎo)電連接構(gòu)件72形成為使第二半導(dǎo)體芯片40A和40B的第二接合焊盤41與單元基板10的第二接合指13電連接?？刹捎脤?dǎo)線作為第二導(dǎo)電連接構(gòu)件72。

參照圖16，成型部件80通過成型工藝形成在單元基板10的頂表面10A上，使得成型部件80填充支承構(gòu)件30與單元基板10之間的空間以及支承構(gòu)件30與第一半導(dǎo)體芯片20之間的空間，并且包住第一半導(dǎo)體芯片20、支承構(gòu)件30、第二半導(dǎo)體芯片40A和40B以及第一導(dǎo)電連接構(gòu)件71和第二導(dǎo)電連接構(gòu)件72。成型部件80的材料可采用具有填料的環(huán)氧樹脂、具有填料的環(huán)氧丙烯酸酯以及聚合物復(fù)合材料(例如具有填料的聚合物)中的一種或至少兩種。

參照圖17，外部連接端子90形成在外部電極11上，該外部電極11形成在單元基板10的底表面10B上?？刹捎煤噶锨?、導(dǎo)電凸塊或?qū)щ娭鳛橥獠窟B接端子90。圖17所示的實施方式示出了采用焊料球作為外部連接端子90的示例。

以下，雖然圖中沒有示出，但通過切割帶狀基板100、支承構(gòu)件30、成型部件 80使得單元基板10彼此分開，可形成圖2所示的堆疊封裝SP1。

上述實施方式實現(xiàn)的效果可舉例如下。

作為在小尺寸半導(dǎo)體芯片上方堆疊大尺寸半導(dǎo)體芯片的方式，采用懸掛引線接合結(jié)構(gòu)，在該懸掛引線接合結(jié)構(gòu)中，上半導(dǎo)體芯片的端部懸掛在下半導(dǎo)體芯片之上以提供懸掛部分，并且接合引線連接到懸掛部分。由于懸掛部分基本被自由地保持在空氣中，因此在采用引線接合工藝中的引線毛細管將引線連接到懸掛部分的過程中，可能出現(xiàn)懸掛部分在由引線毛細管施加到懸掛部分的壓力的作用下而上下彈跳的現(xiàn)象。這種彈跳現(xiàn)象會使引線的連接不夠精確，并可造成諸如懸掛部分開裂的缺陷。在上述實施方式中，由于引入了用于牢固地支承上半導(dǎo)體芯片的支承構(gòu)件來防止上半導(dǎo)體芯片外懸，因此能夠有效抑制上半導(dǎo)體芯片彈跳現(xiàn)象的發(fā)生，從而能夠防止發(fā)生引線連接故障、諸如懸掛部分開裂的缺陷等。

采用如下方法作為另一種在小尺寸半導(dǎo)體芯片上方堆疊大尺寸半導(dǎo)體芯片的方式，在該方法中，形成掩埋小尺寸半導(dǎo)體芯片的介電層，并在介電層上堆疊大尺寸半導(dǎo)體芯片。為了掩埋下半導(dǎo)體芯片，介電層應(yīng)具有可流動性。就此而言，如果介電層的可流動性較小，則會產(chǎn)生下半導(dǎo)體芯片不能被正確掩埋的缺陷。此外，如果介電層的可流動性較小，則由于階梯覆蓋特性較差，所以介電層的頂表面會沿掩埋在介電層中的下半導(dǎo)體芯片的輪廓以凸?fàn)钕蛏仙斐觥Ｒ簿褪钦f會在介電層中形成弓形。如果上半導(dǎo)體芯片附接到該介電層，則會出現(xiàn)如下現(xiàn)象，即上半導(dǎo)體芯片沿其中形成了弓形的介電層的輪廓扭曲或上半導(dǎo)體芯片未能正確地附接到介電層，而是從介電層被抬高。隨著將要堆疊的上半導(dǎo)體芯片的數(shù)量增多，這種扭曲或抬高現(xiàn)象趨于嚴(yán)重。因此，由于將要堆疊的上半導(dǎo)體芯片的數(shù)量受限，可能難以制造大容量的封裝。此外，在隨后執(zhí)行引線接合工藝的情況下，由于上半導(dǎo)體芯片已經(jīng)扭曲，容易在接合焊盤上形成陰影，因此難以得出接合焊盤的位置，從而無法執(zhí)行引線接合工藝。此外，由于上半導(dǎo)體芯片已經(jīng)扭曲，因此接合焊盤的位置可能會發(fā)生變化，由于這個事實，在隨后執(zhí)行引線接合工藝的情況下，引線毛細管和接合焊盤不能相互對齊，從而可能產(chǎn)生引線接合故障。在介電層上堆疊上半導(dǎo)體芯片之后，執(zhí)行用于硬化介電層的硬化工藝，在介電層的可流動性較大的情況下，則會出現(xiàn)上半導(dǎo)體芯片根據(jù)在硬化工藝中流動的介電層的流動而移位的現(xiàn)象。如果上半導(dǎo)體芯片已經(jīng)移位，則接合焊盤的位置會發(fā)生變化，在隨后執(zhí)行引線接合工藝的情況下，引線毛細管和接合焊盤不能相互對齊，因此 可能發(fā)生引線接合故障。在上述實施方式中，由于引入了將上半導(dǎo)體芯片支持在下半導(dǎo)體芯片上方的支承構(gòu)件，因此不必形成掩埋下半導(dǎo)體芯片的介電層。因此，可從源頭上防止由于使用具有可流動性的介電層來掩埋下半導(dǎo)體芯片而引起的現(xiàn)象，即，上半導(dǎo)體芯片扭曲或抬高的現(xiàn)象或上半導(dǎo)體芯片移位的現(xiàn)象。因此，可防止引線連接故障，并可增加將要堆疊的上半導(dǎo)體芯片的數(shù)量，以對大容量封裝的制造做出貢獻。

上述堆疊封裝可應(yīng)用于各種半導(dǎo)體裝置和封裝模塊。

參照圖18，根據(jù)各實施方式的堆疊封裝可應(yīng)用于電子系統(tǒng)710。電子系統(tǒng)710可包括控制器711、輸入/輸出單元712(即，I/O單元)以及存儲器713?？刂破?11、輸入/輸出單元712以及存儲器713可經(jīng)由總線715彼此電連接，總線715提供數(shù)據(jù)移動路徑。

例如，控制器711可包括至少一個微處理器、至少一個數(shù)字信號處理器、至少一個微控制器以及能夠?qū)崿F(xiàn)與這些部件相同功能的邏輯電路中的至少一個邏輯電路。存儲器713可包括根據(jù)實施方式的堆疊封裝中的至少一個堆疊封裝。輸入/輸出單元712可包括選自按鍵、鍵盤、顯示裝置、觸摸屏等中的至少一種。作為存儲數(shù)據(jù)的裝置，存儲器713可存儲將要由控制器711等執(zhí)行的數(shù)據(jù)或/和命令。

存儲器713可包括諸如DRAM的易失性存儲裝置或/和諸如閃存的非易失存儲裝置。例如，可將閃存安裝至諸如移動終端或臺式計算機的信息處理系統(tǒng)?？蓪㈤W存構(gòu)造成固態(tài)硬盤(SSD)。在此情況下，電子系統(tǒng)710可在閃存系統(tǒng)中穩(wěn)定地存儲大量數(shù)據(jù)。

電子系統(tǒng)710還可包括接口714，該接口714被設(shè)置成能夠向通信網(wǎng)絡(luò)發(fā)送數(shù)據(jù)以及能夠從通信網(wǎng)絡(luò)接收數(shù)據(jù)。接口714可以是有線型或無線型。例如，接口714可包括天線、有線收發(fā)器或無線收發(fā)器。

電子系統(tǒng)710可被理解為移動系統(tǒng)、個人計算機、工業(yè)用計算機或執(zhí)行各種功能的邏輯系統(tǒng)。例如，移動系統(tǒng)可以是個人數(shù)字助理(PDA)、便攜式計算機、平板計算機、移動電話、智能電話、無線電話、膝上型計算機、存儲卡、數(shù)字音樂系統(tǒng)以及信息發(fā)送/接收系統(tǒng)中的任一種。

在電子系統(tǒng)710是能夠執(zhí)行無線通信的裝置的情況下，電子系統(tǒng)710可用于諸如CDMA(碼分多址)、GSM(全球移動通信系統(tǒng))、NADC(北美數(shù)字蜂窩)、E-TDMA(增強時分多址)、WCDMA(寬帶碼分多址)、CDMA2000、LTE(長期演進)以及 Wibro(無線寬帶互聯(lián)網(wǎng))的通信系統(tǒng)。

參照圖19，根據(jù)實施方式的堆疊封裝可提供為存儲卡800的形式。例如，存儲卡800可包括諸如非易失性存儲裝置的存儲器810以及存儲控制器820。存儲器810以及存儲控制器820可存儲數(shù)據(jù)或讀取存儲的數(shù)據(jù)。

存儲器810可包括應(yīng)用了根據(jù)實施方式的堆疊封裝的非易失性存儲裝置中的至少一種，并且存儲控制器820可控制存儲器810響應(yīng)于主機830的讀/寫請求來讀取存儲的數(shù)據(jù)或存儲數(shù)據(jù)。

雖然上文描述了各個實施方式，但本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，所描述的實施方式僅作為示例。因此，本文描述的堆疊封裝及其制造方法不應(yīng)基于描述的實施方式而受到限制。

相關(guān)申請的交叉引用

本申請要求于2015年7月31日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請第10-2015-0108593號的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。