異質(zhì)結(jié)晶體管及其制造方法
【專利摘要】本發(fā)明涉及一種異質(zhì)結(jié)晶體管及其制造方法，其中，所述異質(zhì)結(jié)晶體管借助于柵槽結(jié)構(gòu)而具備常關(guān)特性，并包括：基板；溝道層，形成于基板上，并由具有第一能帶間隙的第一氮化物系半導體構(gòu)成；第一壁壘層，形成于溝道層上，并由具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成；柵極，形成于第一壁壘層的柵極控制區(qū)域；第二壁壘層，在第一壁壘層的柵極非控制區(qū)域中獨立于第一壁壘層而形成。
【專利說明】異質(zhì)結(jié)晶體管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種異質(zhì)結(jié)晶體管及其制造方法，具體而言涉及一種具有常關(guān)(Normally-OfT)特性的柵槽結(jié)構(gòu)的異質(zhì)結(jié)晶體管及其制造方法。
【背景技術(shù)】
[0002]近來，由于信息通訊技術(shù)的發(fā)達，在眾多領(lǐng)域中需要各種晶體管，尤其是適于超高速及大容量的信號傳輸?shù)目蓪崿F(xiàn)高速切換操作的晶體管、以及適于混合動力汽車之類的高電壓環(huán)境的高耐壓晶體管。然而，現(xiàn)有技術(shù)中的基于硅的晶體管或者GaAs系晶體管卻由于材料本身的局限而難以適應如上所述的需求。
[0003]與此相反，與現(xiàn)有技術(shù)中的硅晶體管相比時，氮化物系晶體管(尤其是GaN系晶體管)由于能夠進行高速切換操作而不僅適于超高速信號處理，而且還由于元件本身的高耐壓特性而具有適于高電壓環(huán)境的優(yōu)點。尤其，對于利用異質(zhì)結(jié)結(jié)構(gòu)的高電子遷移率晶體管(HEMT:High Electron Mobility Transistor)或者異質(zhì)結(jié)場效應晶體管(HFET:Heterostructure FET)之類的氮化物系晶體管而言，由于電流將通過異質(zhì)材料之間的界面上產(chǎn)生的二維電子氣(2DEG:Two_dimens1nal Electron Gas)而流動，因此電子的遷移率(Mobility)較高而適于高速信號傳輸。
[0004]將現(xiàn)有技術(shù)中的柵槽(Gate Recess)結(jié)構(gòu)的異質(zhì)結(jié)晶體管的制造方法示例性地圖示于圖1中。如圖1的(a)?(d)中所示，現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管100作為一種利用柵槽的常關(guān)晶體管，具有:生長于基板110上的緩沖層120、溝道層130、障壁層140、接觸墊層165、175、柵極150、源極160以及漏極170。溝道層130與障壁層140由具有不同能帶間隙的半導體材料形成，從而形成被稱為二維電子氣的感應溝道。
[0005]在這種異質(zhì)結(jié)晶體管100中，通過蝕刻障壁層140的一部分而形成柵槽區(qū)域，并在柵槽區(qū)域形成柵極150，從而在柵極150下部的二維電子氣溝道中形成二維電子氣的非連續(xù)區(qū)域，據(jù)此將異質(zhì)結(jié)晶體管100制造成表現(xiàn)出常關(guān)特性。即，在現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管100中，為了形成柵槽結(jié)構(gòu)而蝕刻障壁層140的一部分，而如果使柵極150下部的障壁層140的厚度T形成為較薄,則柵極150下部的障壁層140作用下的壓電極化(PiezoelectricPolarizat1n)效應減弱，從而在柵極上沒有施加偏壓的關(guān)斷狀態(tài)下將會形成二維電子氣的非連續(xù)區(qū)域。
[0006]然而，在前述的現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管100的制造方法中，為了實現(xiàn)常關(guān)特性，需要將柵極150下部的障壁層140除去一部分而留下只有不到數(shù)納米的厚度，而由于異質(zhì)材料接合面通常不具有均勻的高度，因此在蝕刻工序中要將柵槽下部的障壁層厚度均勻控制為數(shù)納米的大小卻是極難的問題。而且，由于蝕刻工序中出現(xiàn)于障壁層140的蝕刻損傷而遇到電子遷移率降低的問題。
[0007]作為另一例，在圖2中表示出現(xiàn)有技術(shù)中的柵槽結(jié)構(gòu)的異質(zhì)結(jié)晶體管。如圖2所示，現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管具有基板110、溝道層130、障壁層140、P型半導體層200、柵極150、源極160以及漏極170，并構(gòu)成為借助于形成在柵極150下部的P型半導體層200而使溝道層130與障壁層140之間的界面上形成的二維電子氣溝道中形成非連續(xù)區(qū)域。
[0008]然而，對于前述的現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管而言，由于在P型半導體層200中的利用鎂(Mg)的空穴(hole)摻雜濃度受限，因此可能無法充分提升導帶(Conduct1n Band)的能級，由此遇到在二維電子氣的溝道中形成非連續(xù)區(qū)域時可靠性降低的問題。
[0009]而且，在以高濃度摻鎂(Mg)而使P型半導體層200的厚度生長為10nm左右的情況，或者是以Ala25Gaa75N的組成而將障壁層140生長為厚度在1nm左右及以上的較厚的層的情況下，現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管100可能不會表現(xiàn)出常關(guān)特性而是表現(xiàn)出常開(Normally-On)特性。
[0010]而且，在生長出P型半導體層200之后為了形成柵極150而需要將除了要用于形成柵極150的部分之外的其余部分進行蝕刻(Etching)，在此情況下，可能會由于蝕刻工序的等離子損傷(Plasma Damage)而使障壁層的表面聚集正電荷，由此可能會促進使二維電子氣特性劣化的電流崩塌(Current Collapse)現(xiàn)象。
[0011]正是這樣，現(xiàn)有技術(shù)中的具有常關(guān)特性的柵槽結(jié)構(gòu)的晶體管要通過蝕刻數(shù)十納米(nm)而進行制造，因此元件的可靠性低，而且在大規(guī)模生產(chǎn)時各晶體管元件之間的特性偏差較為顯著，因此存在收率下降的問題。并且，存在促進因等離子損傷而導致二維電子氣特性劣化的電流崩塌現(xiàn)象的問題。
【發(fā)明內(nèi)容】
[0012]本發(fā)明用于解決上述技術(shù)問題，其目的在于提供一種通過再生長技術(shù)手段而在不用蝕刻工序的條件下將柵極下方的壁壘層厚度控制為較薄的異質(zhì)結(jié)晶體管及其制造方法。
[0013]本發(fā)明的另一目的在于提供基于一種實施例的在生長初級壁壘層時通過外延工序而輕易地對控制區(qū)域的鋁(Al)組成比以及壁壘層厚度進行控制的異質(zhì)結(jié)晶體管及其制造方法。
[0014]本發(fā)明的又一目的在于提供基于另一實施例的通過多個生長工序而輕易地控制柵極非控制區(qū)域中的壁壘層的鋁(Al)組成比以及厚度的異質(zhì)結(jié)晶體管及其制造方法。
[0015]本發(fā)明的又一目的在于提供基于另一實施例的在生長次級壁壘層時將形成于柵極控制區(qū)域中的絕緣掩膜利用為柵絕緣膜而簡化晶體管制造工序的異質(zhì)結(jié)晶體管及其制造方法。
[0016]本發(fā)明的又一目的在于提供基于另一實施例的相對于現(xiàn)有技術(shù)中的金屬-絕緣體-半導體-異質(zhì)結(jié)場效應晶體管(MIS-HFET)結(jié)構(gòu)提供較為優(yōu)異的漏極電流特性的異質(zhì)結(jié)晶體管及其制造方法。
[0017]本發(fā)明的又一目的在于提供基于另一實施例的在柵極與溝道層之間提供良好的界面特性的異質(zhì)結(jié)晶體管及其制造方法。
[0018]本發(fā)明的又一目的在于提供基于另一實施例的利用P型半導體層與絕緣屏蔽層的組合而提高閾值電壓的異質(zhì)結(jié)晶體管及其制造方法。
[0019]為了解決上述技術(shù)問題，根據(jù)本發(fā)明的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟:第一步驟，準備基板；第二步驟，在基板上形成由具有第一能帶間隙的第一氮化物系半導體構(gòu)成的溝道層；第三步驟，在溝道層上形成由具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成的第一壁壘層；第四步驟，在第一壁壘層上的柵極控制區(qū)域中選擇性形成絕緣屏蔽層；第五步驟，以等于或小于絕緣屏蔽層高度的高度在第一壁壘層上形成由具有不同于第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成的第二壁壘層；第六步驟，除去絕緣屏蔽層，并在暴露于柵極控制區(qū)域的第一壁壘層上形成柵極。其中，在第六步驟之后，還可以包括在第二壁壘層上分別形成源極和漏極的第七步驟。
[0020]在根據(jù)本發(fā)明的實施例的異質(zhì)結(jié)晶體管的制造方法中，第三步驟的特征在于，以柵極沒有偏置的狀態(tài)下不會因溝道層與第一壁壘層的接合而形成二維電子氣(2DEG:Two-dimens1nal Electron Gas)溝道所需的高度形成第一壁魚層，而第五步驟的特征在于，以柵極沒有偏置的狀態(tài)下能夠因第一壁壘層、第二壁壘層以及溝道層的接合而形成二維電子氣溝道所需的高度形成第二壁壘層。
[0021]在根據(jù)本發(fā)明的另一實施例的異質(zhì)結(jié)晶體管的制造方法中，第三步驟的特征在于，形成由具有大于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成的第一壁壘層，而第五步驟的特征在于，形成由具有大于第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成的第二壁壘層。
[0022]在根據(jù)本發(fā)明的另一實施例的異質(zhì)結(jié)晶體管的制造方法中，第五步驟的特征在于，以大于第一壁壘層高度的高度形成第二壁壘層，其中，第二壁壘層的特征在于，由具有等于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0023]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中第二壁壘層由具有大于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0024]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第一氮化物系半導體為GaN，第二氮化物系半導體和第三氮化物系半導體為AlxGai_xN，其中，第三氮化物系半導體的鋁組成比大于第二氮化物系半導體的鋁組成比。
[0025]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其中，第三步驟的特征在于，形成第一壁壘層，該第一壁壘層由鋁(Al)組成比大致為5%以上、小于25%的第二氮化物系半導體形成，且高度大致為3nm以上、15nm以下；而第五步驟的特征在于，形成第二壁壘層，該第二壁壘層由鋁(Al)組成比大致為15%以上、100%以下的第三氮化物系半導體構(gòu)成，且高度大致為5nm以上、30nm以下。
[0026]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第四步驟中大致將絕緣屏蔽層的高度形成為1nm以上、500nm以下。
[0027]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其中，第二步驟的特征在于，包括如下子步驟(Sub Step):第一子步驟，在基板上形成緩沖層；第二子步驟，在緩沖層上形成高溫無摻GaN (High Temperature Undoped GaN)層；第三子步驟,在高溫無摻GaN層上形成由摻入電子俘獲雜質(zhì)(Electron-Trapping Impurity)的GaN構(gòu)成的補償層(Compensat1n Layer);第四子步驟,在補償層上形成由缺陷密度為5X 18個/cm2以下的高品質(zhì)GaN (High Quality GaN)構(gòu)成的溝道層。
[0028]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第一步驟中，作為基板準備藍寶石基板；在第一子步驟中，利用AlGaN單一層或者具有各不相同的鋁(Al)組成比的多個AlGaN層的復合層形成緩沖層；在第二子步驟中，大致以0.01 μ m以上、I μ m以下的高度形成高溫無摻GaN層；在第三子步驟中，大致以0.0lym以上、5μπι以下的高度形成補償層，該補償層中以IXlO18?IX11Vcm3 (簡記為1E18?lE19/cm3)的濃度摻入了作為電子俘獲雜質(zhì)的鐵(Fe)或碳(C);在第四子步驟中，大致以1nm以上、10nm以下的高度形成溝道層。
[0029]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第四步驟包括如下子步驟:第一子步驟，在第一壁壘層上形成絕緣層；第二子步驟，在絕緣層上形成經(jīng)過圖案化的光阻材料層；第三子步驟，將除了柵極控制區(qū)域之外的柵極非控制區(qū)域中的一部分絕緣層除去；第四子步驟，除去光阻材料層而形成絕緣屏蔽層。
[0030]根據(jù)本發(fā)明的又一形態(tài)的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟:第一步驟，準備基板；第二步驟，在基板上形成由具有第一能帶間隙的第一氮化物系半導體構(gòu)成的溝道層；第三步驟，在溝道層上形成由具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成的第一壁壘層；第四步驟，在第一壁壘層上的柵極控制區(qū)域選擇性形成絕緣屏蔽層；第五步驟，以等于或小于絕緣屏蔽層高度的高度在第一壁壘層上形成由具有不同于第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成的第二壁壘層；第六步驟，在絕緣屏蔽層上形成柵極。其中，在第六步驟之后，還可以包括在第二壁壘層上分別形成源極和漏極的第七步驟。
[0031]根據(jù)本發(fā)明的實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第六步驟中，除去絕緣屏蔽層的一部分，并在殘留的絕緣屏蔽層上形成柵極。
[0032]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，以柵極沒有偏置的狀態(tài)下不會因溝道層與第一壁壘層的接合而形成二維電子氣溝道所需的高度形成第一壁壘層，而在第五步驟中，以柵極沒有偏置的狀態(tài)下能夠因第一壁壘層、第二壁壘層以及溝道層的接合而形成二維電子氣溝道所需的高度形成第二壁壘層。
[0033]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，形成由具有大于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成的第一壁壘層，而在第五步驟中，形成由具有大于第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成的第二壁壘層。
[0034]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中，以大于第一壁壘層高度的高度形成第二壁壘層，其中，第二壁壘層由具有等于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0035]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中第二壁壘層由具有大于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0036]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第一氮化物系半導體為GaN，第二氮化物系半導體和第三氮化物系半導體為AlxGai_xN，其中，第三氮化物系半導體的鋁(Al)組成比大于第二氮化物系半導體的鋁(Al)組成比。
[0037]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其中，第三步驟的特征在于，形成第一壁壘層，該第一壁壘層由鋁(Al)組成比大致為5%以上、小于25%的第二氮化物系半導體形成，且高度大致為3nm以上、15nm以下；而第五步驟的特征在于，形成第二壁壘層，該第二壁壘層由鋁(Al)組成比大致為15%以上、100%以下的第三氮化物系半導體構(gòu)成，且高度大致為5nm以上、30nm以下。
[0038]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第四步驟中大致將絕緣屏蔽層的高度形成為1nm以上、500nm以下。
[0039]根據(jù)本發(fā)明的一種異質(zhì)結(jié)晶體管，其特征在于，包括:基板；
[0040]溝道層，形成于基板上，并由具有第一能帶間隙的第一氮化物系半導體構(gòu)成；第一壁壘層，形成于溝道層上，并由具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成；柵極，形成于第一壁壘層的柵極控制區(qū)域；第二壁壘層，在第一壁壘層的柵極非控制區(qū)域中獨立于第一壁壘層而形成。其中，第二壁壘層上可以具有源極和漏極。
[0041]根據(jù)本發(fā)明的實施例的一種異質(zhì)結(jié)晶體管，其特征在于，通過夾設絕緣屏蔽層而將柵極形成于第一壁壘層的柵極控制區(qū)域。
[0042]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層或第二壁壘層被摻雜為η型。
[0043]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層是以柵極沒有偏置的狀態(tài)下不會因溝道層與第一壁壘層的接合而形成二維電子氣溝道所需的高度形成，而第二壁壘層是以柵極沒有偏置的狀態(tài)下能夠因溝道層、第一壁壘層以及第二壁壘層的接合而形成二維電子氣溝道所需的高度形成。
[0044]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層由具有大于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成，而第二壁壘層由具有大于第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0045]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第二壁壘層由具有等于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成，并以高于第一壁壘層的高度形成。
[0046]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第二壁壘層由具有大于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0047]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一氮化物系半導體為GaN，第二氮化物系半導體和第三氮化物系半導體為AlxGai_xN，其中，第三氮化物系半導體的鋁(Al)組成比大于第二氮化物系半導體的鋁(Al)組成比。
[0048]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層由鋁(Al)組成比大致為5%以上、小于25%的第二氮化物系半導體構(gòu)成，且高度大致為3nm以上、15nm以下；而第二壁壘層由鋁(Al)組成比大致為15%以上、100%以下的第三氮化物系半導體構(gòu)成，且高度大致為5nm以上、30nm以下。
[0049]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，絕緣屏蔽層的高度大致為1nm以上、500nm以下。
[0050]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，還包括:緩沖層，形成于基板上；高溫無摻GaN層，形成于緩沖層上；補償層，由在高溫無摻GaN層中摻入電子俘獲雜質(zhì)的GaN構(gòu)成，其中，溝道層形成于補償層上，并由缺陷密度為5X108/cm2 (簡記為5E8/cm2)以下的高品質(zhì)GaN構(gòu)成。
[0051]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，基板為藍寶石基板；緩沖層由AlGaN單一層或者具有各不相同的鋁(Al)組成比的多個AlGaN層的復合層形成；高溫無摻GaN層大致以0.0lym以上、Iym以下的高度形成；補償層中大致以5E17?IE19/cm3的濃度摻入了作為電子俘獲雜質(zhì)的鐵(Fe)或碳(C)，并大致以0.01 μ m以上、5 μ m以下的高度形成；溝道層大致以1nm以上、10nm以下的高度形成。
[0052]根據(jù)本發(fā)明的又一形態(tài)的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟:第一步驟，準備基板；第二步驟，在基板上形成具有第一能帶間隙的第一氮化物系半導體的溝道層；第三步驟，在溝道層上形成具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體的第一壁壘層；第四步驟，在第一壁壘層上的柵極控制區(qū)域形成P型半導體層；第五步驟，以等于或小于P型半導體層高度的高度在第一壁壘層上形成具有不同于第一能帶間隙的第三能帶間隙的第三氮化物系半導體的第二壁壘層；第六步驟，在P型半導體層上形成柵極。
[0053]根據(jù)本發(fā)明的實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，以柵極沒有偏置的狀態(tài)下不會因溝道層與第一壁壘層的接合而形成二維電子氣溝道所需的高度形成第一壁壘層，而在第五步驟中，以柵極沒有偏置的狀態(tài)下能夠因第一壁壘層、第二壁壘層以及溝道層的接合而形成二維電子氣溝道所需的高度形成第二壁壘層。
[0054]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，形成具有大于第一能帶間隙的第二能帶間隙的第二氮化物系半導體的第一壁壘層，而在第五步驟中，形成具有大于第一能帶間隙的第三能帶間隙的第三氮化物系半導體的第二壁壘層。
[0055]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中，以高于第一壁壘層的高度形成第二壁壘層，其中，第二壁壘層由具有等于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0056]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中，形成具有大于第二能帶間隙的第三能帶間隙的第三氮化物系半導體的第二壁壘層。
[0057]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第一氮化物系半導體為GaN，第二氮化物系半導體和第三氮化物系半導體為AlxGai_xN，其中，第三氮化物系半導體的鋁組成比大于第二氮化物系半導體的鋁組成比。
[0058]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，形成第一壁壘層，該第一壁壘層由鋁組成比大致為5%以上、小于25%的第二氮化物系半導體形成，且高度大致為3nm以上、15nm以下；而在第五步驟中，形成第二壁壘層，該第二壁壘層由鋁組成比為15%以上、100%以下的第三氮化物系半導體構(gòu)成，且高度為5nm以上、30nm以下。
[0059]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第四步驟中將P型半導體層的厚度形成為1nm以上、80nm以下。
[0060]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第二步驟中包括如下子步驟:步驟2-1，在基板上形成緩沖層；步驟2-2，在緩沖層上形成高溫無摻GaN層；步驟2-3，在高溫無摻GaN層上形成摻入了電子俘獲雜質(zhì)的GaN半導體補償層；步驟2-4，在補償層上形成缺陷密度為5E8/cm2以下的高品質(zhì)GaN半導體溝道層。
[0061]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第一步驟中，作為基板準備藍寶石基板；在子步驟2-1中，利用AlGaN單一層或者具有各不相同的鋁(Al)組成比的多個AlGaN層的復合層形成緩沖層；在子步驟2_2中，以0.01 μ m以上、I μ m以下的高度形成高溫無摻GaN層；在子步驟2_3中，以0.0l μ m以上、5 μ m以下的高度形成補償層，該補償層中以1E18?lE19/cm3的濃度摻入了作為電子俘獲雜質(zhì)的鐵(Fe)或碳(C);在子步驟2-4中，以1nm以上、10nm以下的高度形成溝道層。
[0062]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第四步驟包括如下子步驟:步驟4-1，通過第一壁壘層的生長而在第一壁壘層的整個面上形成P型半導體層；步驟4-2，干式蝕刻形成于第一壁壘層的整個面上的P型半導體層而形成圖案化的P型半導體層，蝕刻使圖案化的P型半導體層處于柵極控制區(qū)域。
[0063]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第四步驟中，通過注入雜質(zhì)而用具有5 X 11Vcm3?5 X 11Vcm3的空穴濃度的GaN或AlGaN半導體、或者1-AlGaN半導體形成P型半導體層。
[0064]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中，在柵極控制區(qū)域中形成有P型半導體層的狀態(tài)下通過執(zhí)行始于第一壁壘層的生長
工序而形成第二壁壘層。
[0065]根據(jù)本發(fā)明的又一形態(tài)的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟:第一步驟，準備基板；第二步驟，在基板上形成具有第一能帶間隙的第一氮化物系半導體的溝道層；第三步驟，在溝道層上形成具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體的第一壁壘層；第四步驟，在第一壁壘層上的柵極控制區(qū)域形成P型半導體層；第五步驟，利用覆蓋P型半導體層的圖案化的絕緣屏蔽層而以等于或小于P型半導體層高度的高度在第一壁壘層上形成具有不同于第一能帶間隙的第三能帶間隙的第三氮化物系半導體的第二壁壘層；第六步驟，在位于P型半導體層上部的絕緣屏蔽層上形成柵極。
[0066]根據(jù)本發(fā)明的實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，以柵極沒有偏置的狀態(tài)下不會因溝道層與第一壁壘層的接合而形成二維電子氣溝道所需的高度形成第一壁壘層，而在第五步驟中，以柵極沒有偏置的狀態(tài)下能夠因第一壁壘層、第二壁壘層以及溝道層的接合而形成二維電子氣溝道所需的高度形成第二壁壘層。
[0067]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，形成具有大于第一能帶間隙的第二能帶間隙的第二氮化物系半導體的第一壁壘層，而在第五步驟中，形成具有大于第一能帶間隙的第三能帶間隙的第三氮化物系半導體的第二壁壘層。
[0068]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中，以高于第一壁壘層高度的高度形成第二壁壘層，其中，第二壁壘層由具有等于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0069]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中，由具有大于第二能帶間隙的第三能帶間隙的第三氮化物系半導體形成第二壁壘層。
[0070]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第一氮化物系半導體為GaN，第二氮化物系半導體和第三氮化物系半導體為AlxGai_xN，其中，第三氮化物系半導體的鋁組成比大于第二氮化物系半導體的鋁組成比。
[0071]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第三步驟中，形成第一壁壘層，該第一壁壘層由鋁組成比為5%以上、小于25%的第二氮化物系半導體形成，且高度為3nm以上、15nm以下；而在第五步驟中，形成第二壁壘層，該第二壁壘層由鋁組成比為15%以上、100%以下的第三氮化物系半導體構(gòu)成，且高度大致為5nm以上、30nm以下。
[0072]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第四步驟中，將P型半導體層的高度形成為1nm以上、80nm以下。
[0073]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第四步驟中，通過注入雜質(zhì)而用具有5 X 11Vcm3?5 X 11Vcm3的空穴濃度的GaN或AlGaN半導體、或者1-AlGaN半導體形成P型半導體層。
[0074]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，第四步驟包括如下子步驟:步驟4-1，通過第一壁壘層的生長而在第一壁壘層的整個面上形成P型半導體層；步驟4-2，干式蝕刻形成于第一壁壘層的整個面上的P型半導體層而形成圖案化的P型半導體層，蝕刻使圖案化的P型半導體層處于柵極控制區(qū)域。
[0075]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，在第五步驟中，是在柵極控制區(qū)域中形成有P型半導體層且P型半導體層上形成有絕緣屏蔽層的狀態(tài)下通過第一壁壘層的生長而形成第二壁壘層。
[0076]根據(jù)本發(fā)明的一種異質(zhì)結(jié)晶體管，其特征在于，包括:基板；溝道層，形成于基板上，并由具有第一能帶間隙的第一氮化物系半導體構(gòu)成；第一壁壘層，形成于溝道層上，并由具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成；p型半導體層，形成于第一壁壘層的柵極控制區(qū)域；第二壁壘層，以等于或小于P型半導體層高度的高度形成于第一壁壘層上；柵極，形成于P型半導體層上；源極和漏極，形成于第二壁壘層上。
[0077]根據(jù)本發(fā)明的實施例的一種異質(zhì)結(jié)晶體管，其特征在于，還包括作為柵絕緣膜而位于P型半導體層與柵極之間的絕緣屏蔽層。
[0078]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層或第二壁壘層被摻雜為η型。
[0079]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層具有在柵極沒有偏置的狀態(tài)下不會因溝道層與第一壁壘層的接合而形成二維電子氣溝道所需的高度，而第二壁壘層具有在柵極沒有偏置的狀態(tài)下能夠因溝道層、第一壁壘層以及第二壁壘層的接合而形成二維電子氣溝道所需的高度。
[0080]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層由具有大于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成，而第二壁壘層由具有大于第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0081]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第二壁壘層由具有等于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成，并形成為比第一壁壘層厚。
[0082]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第二壁壘層由具有大于第二能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成。
[0083]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一氮化物系半導體為GaN，第二氮化物系半導體和第三氮化物系半導體為AlxGai_xN，其中，第三氮化物系半導體的鋁組成比大于第二氮化物系半導體的鋁組成比。
[0084]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，第一壁壘層由鋁組成比為5%以上、小于25%的第二氮化物系半導體構(gòu)成，并形成為具有3nm以上、15nm以下的高度；而第二壁壘層由鋁組成比為15%以上、100%以下的第三氮化物系半導體構(gòu)成，并形成為具有5nm以上、30nm以下的高度。
[0085]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，P型半導體層的高度為1nm以上、80nm以下。
[0086]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，通過注入雜質(zhì)而用具有5 X 11Vcm3?5 X 11Vcm3的空穴濃度的GaN或AlGaN半導體、或者1-AlGaN半導體形成P型半導體層。
[0087]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，還包括:緩沖層，位于基板上；高溫無摻GaN層，位于緩沖層上；GaN半導體補償層，位于高溫無摻GaN層上，且摻雜有電子俘獲雜質(zhì)，其中，溝道層位于補償層上，并由缺陷密度為5E8/cm2以下的高品質(zhì)GaN半導體構(gòu)成。
[0088]根據(jù)本發(fā)明的另一實施例的一種異質(zhì)結(jié)晶體管，其特征在于，基板為藍寶石基板，緩沖層具備AlGaN單一層或者具有各不相同的鋁組成比的多個AlGaN層的復合層，高溫無摻GaN層的高度大致為Ο.ΟΙμπι以上、Iym以下，補償層中以5Ε17?IE 19/cm3的濃度摻入作為電子俘獲雜質(zhì)的鐵(Fe)或碳(C)，且補償層具有0.01 μ m以上、5 μ m以下的高度，而溝道層的高度為1nm以上、10nm以下。
[0089]基于上述構(gòu)成的根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管及其制造方法，可通過再生長技術(shù)手段而在不用蝕刻工序的條件下將柵極下端的壁壘層厚度控制為較薄，據(jù)此提供防止因柵極下部表面的等離子損傷而引起柵極漏電和元件可靠性下降的問題的效果。
[0090]根據(jù)本發(fā)明的一種實施例的異質(zhì)結(jié)晶體管及其制造方法，可在生長初級壁壘層時通過外延工序而輕易地控制切換控制區(qū)域的鋁組成比以及厚度，并由此省去切換控制區(qū)域中的壁壘層蝕刻工序，從而提供防止因蝕刻工序而導致元件特性改變的效果。
[0091]根據(jù)本發(fā)明的另一實施例的異質(zhì)結(jié)晶體管及其制造方法，可通過多個生長工序而輕易地控制切換非控制區(qū)域的壁壘層的鋁(Al)組成比以及厚度，據(jù)此提供使元件的特性(包括二維電子氣溝道的電子密度(Electron Density))易于控制的效果。
[0092]根據(jù)本發(fā)明的另一實施例的異質(zhì)結(jié)晶體管及其制造方法，在生長次級壁壘層時將形成于切換控制區(qū)域的絕緣屏蔽層利用為柵絕緣膜，從而提供簡化晶體管制造工序的效果O
[0093]根據(jù)本發(fā)明的另一實施例的異質(zhì)結(jié)晶體管及其制造方法，提供漏極電流特性相對于現(xiàn)有技術(shù)中的金屬-絕緣體-半導體-異質(zhì)結(jié)場效應晶體管(MIS-HFET)結(jié)構(gòu)得到改善的效果。
[0094]根據(jù)本發(fā)明的另一實施例的異質(zhì)結(jié)晶體管及其制造方法，提供改善柵極與溝道層之間的界面特性的效果。
[0095]根據(jù)本發(fā)明的另一實施例的異質(zhì)結(jié)晶體管及其制造方法，提供利用P型半導體層與絕緣屏蔽層的組合而提高閾值電壓的效果?！緦＠綀D】
【附圖說明】
[0096]圖1為關(guān)于現(xiàn)有技術(shù)中的柵槽結(jié)構(gòu)的異質(zhì)結(jié)晶體管的制造方法的工序圖。
[0097]圖2為現(xiàn)有技術(shù)中的柵槽結(jié)構(gòu)的異質(zhì)結(jié)晶體管的剖面圖。
[0098]圖3為根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管的剖面圖。
[0099]圖4a~圖4d為關(guān)于圖3所示異質(zhì)結(jié)晶體管的制造方法的工序圖。
[0100]圖5為表示在圖3所示異質(zhì)結(jié)晶體管中形成異質(zhì)結(jié)的各半導體層的距離與能量的關(guān)系的不例圖。
[0101]圖6為表示基于圖3所示異質(zhì)結(jié)晶體管的鋁組成比的壁壘層厚度與導帶邊緣的關(guān)系的示例圖。
[0102]圖7為表示圖3所示異質(zhì)結(jié)晶體管的壁壘層厚度與二維電子氣的電子密度的關(guān)系的示例圖。
[0103]圖8為根據(jù)本發(fā)明的實施例的異質(zhì)結(jié)晶體管的剖面圖。 [0104]圖9為根據(jù)本發(fā)明的另一形態(tài)的異質(zhì)結(jié)晶體管的剖面圖。
[0105]圖1Oa~圖1Od為關(guān)于圖9所示異質(zhì)結(jié)晶體管的制造方法的工序圖。
[0106]圖11為表示在圖9所示異質(zhì)結(jié)晶體管中形成異質(zhì)結(jié)的各半導體層的距離與能量的關(guān)系的示例圖。
[0107]圖12為表示基于圖9所示異質(zhì)結(jié)晶體管的鋁組成比的壁壘層厚度與導帶邊緣的關(guān)系的不例圖。
[0108]圖13為表示圖9所示異質(zhì)結(jié)晶體管的壁壘層厚度與二維電子氣的電子密度的關(guān)系的示例圖。
[0109]圖14為根據(jù)本發(fā)明的實施例的異質(zhì)結(jié)晶體管的剖面圖。
[0110]符號說明:
[0111]10:異質(zhì)結(jié)晶體管11:基板
[0112]12:溝道層13:第一壁壘層
[0113]14:柵極15:第二壁壘層
[0114]16:絕緣屏蔽層
【具體實施方式】
[0115]本說明書及權(quán)利要求書中使用的術(shù)語或詞語不應局限于常規(guī)或詞典上的含義去進行解釋，而是要立足于
【發(fā)明者】可以為了用最優(yōu)的方法說明自己的發(fā)明而對術(shù)語的概念進行恰當?shù)亩x的原則，從而解釋為符合本發(fā)明的技術(shù)思想的含義和概念。因此，本說明書中記載的實施例和附圖中圖示的構(gòu)成只是本發(fā)明的一個最優(yōu)實施例，其并不能代表本發(fā)明的全部技術(shù)思想，因此要理解在提出本申請的時間點可能會有可用于替代這些實施例的多種等同實施例和變形例存在。
[0116]以下，參照附圖對本發(fā)明的實施例進行詳細說明。
[0117]在附圖中，構(gòu)成要素的寬度、長度、厚度等可能出于方便的目的而被夸張地表示。并且，如果記載一個構(gòu)成要素位于另一構(gòu)成要素的“上部”或者“之上”，則不僅包括一個構(gòu)成要素處于另一構(gòu)成要素的“緊鄰的上部”或“緊鄰的上方”的情形，而且還包括這兩個構(gòu)成要素之間還存在其他構(gòu)成要素的情形。在整個說明書中，相同的附圖標記表示相同的構(gòu)成要素。而且，在以下的實施例中雖然是對利用氮化鎵(GaN)系半導體的異質(zhì)結(jié)晶體管元件進行說明，然而本發(fā)明并不局限于此，只要可以適用本發(fā)明就可以利用現(xiàn)有技術(shù)中的其他多種氮化物系半導體來實現(xiàn)。
[0118]圖3為根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管的剖面圖。
[0119]參照圖3，異質(zhì)結(jié)晶體管10具有基板11、溝道層12、第一壁壘(barrier)層13、柵極14以及第二壁壘層15。
[0120]在根據(jù)本實施例的異質(zhì)結(jié)晶體管10中，區(qū)分成第一壁壘層13與在第一壁壘層13上予以再生長的第二壁壘層15而形成壁壘層結(jié)構(gòu)，從而省去蝕刻工序而在切換控制區(qū)域(或者柵極控制區(qū)域)形成凹槽(Recess)，并由此消除蝕刻工序帶來的問題，從而提高元件性能及可靠性的同時實現(xiàn)常關(guān)(Normal Iy-Off )特性。
[0121]在此對各構(gòu)成要素進行更為具體的說明。首先，只要是能夠生長半導體層的基板就不對基板11進行特別限定，其可以用藍寶石基板、AlN基板、GaN基板、SiC基板、Si基板等實現(xiàn)。
[0122]溝道層12配置于基板11上，并由具有第一能帶間隙的第一氮化物系半導體構(gòu)成。第一氮化物系半導體包含GaN。溝道層12根據(jù)施加于溝道層12的電場而形成用于電子的移動的溝道。
[0123]優(yōu)選地，溝道層12的厚度約為1nm以上、10nm以下。如果溝道層12的厚度過于薄而不足10nm，則用于電子移動的溝道區(qū)域變窄而導致電子遷移率下降，而如果溝道層12的厚度超過lOOnm，則可能會由于晶格應力而引起龜裂。
[0124]溝道層12可以與起到減少基板11與半導體層之間的晶格失配的作用的緩沖層形成為一體。并且，溝道層12與基板11之間可以具有緩沖層等。
[0125]第一壁壘層13配置于溝道層12上，并由具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成。第二氮化物系半導體包含AlxGai_xN。
[0126]第一壁壘層13具有較薄的厚度，以使柵極14沒有偏置(Bias)的狀態(tài)下第一壁壘層13與溝道層12之間的界面附近不會形成二維電子氣(2DEG:Two-dimens1nal ElectronGas)溝道。之所以將第一壁壘層13形成為較薄的厚度，是為了防止當把溝道層12與第一壁壘層13配置為形成異質(zhì)結(jié)時由于相互之間形成異質(zhì)結(jié)而在它們的界面上形成二維電子氣溝道。本實施例的這種構(gòu)成與現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管的壁壘層的構(gòu)成存在差異，在現(xiàn)有技術(shù)中，為了在異質(zhì)結(jié)晶體管的壁壘層與溝道層形成異質(zhì)結(jié)時在它們的界面上形成二維電子氣溝道而將壁壘層設置為預定厚度以上。
[0127]柵極14配置于第一壁壘層13的柵極控制區(qū)域上。柵極控制區(qū)域?qū)诘谝槐趬緦?3中與柵極14正對且位于柵極14下部的區(qū)域。優(yōu)選地，柵極14由與第一壁壘層13及第二壁壘層15形成肖特基結(jié)的材料構(gòu)成。例如，作為柵極14的材料可以利用N1、Pd、Au、Pt、W 等。
[0128]第二壁壘層15配置于第一壁壘層13的柵極非控制區(qū)域之上。柵極非控制區(qū)域?qū)诘谝槐趬緦?3當中除了前述柵極控制區(qū)域以外的區(qū)域。即，柵極非控制區(qū)域?qū)诘谝槐趬緦?3上除了柵極14所處區(qū)域以外的區(qū)域。
[0129]在將第二壁壘層15配置于第一壁壘層13上時，可將第二壁壘層15配置為第二高度，所述第二高度用于使在柵極沒有偏置的狀態(tài)下第一壁壘層13與溝道層12之間的界面上形成二維電子氣溝道。第二高度可以與第一壁壘層的第一高度相同或不同。如果第二高度大于第一高度，則第二壁壘層15的材料可以與第一壁壘層13的材料相同。實際上由于第一高度相對較小，因此為了易于控制工序，優(yōu)選地，使第二高度與第一高度相同或者使第二高度大于第一高度。
[0130]第二壁壘層15上可以形成源極和漏極(參照圖2的160和170)。源極與漏極將柵極夾設于中間而配置于該柵極的兩側(cè)。
[0131]根據(jù)本實施例的異質(zhì)結(jié)晶體管10利用由第一壁壘層與第二壁壘層構(gòu)成的再生長壁壘層結(jié)構(gòu)而構(gòu)成用于實現(xiàn)常關(guān)特性的柵槽結(jié)構(gòu)，并據(jù)此解決采用蝕刻工序的現(xiàn)有技術(shù)中的柵槽結(jié)構(gòu)中存在的問題，并有效地控制二維電子氣溝道中幾乎不形成二維電子氣的非連續(xù)區(qū)域，從而具有提高元件可靠性、提高元件特性的均勻度、提高二維電子氣的電子密度調(diào)節(jié)的方便性、簡化制造工序等優(yōu)點。
[0132]圖4a?圖4d是關(guān)于圖3的異質(zhì)結(jié)晶體管的制造方法的工序圖。
[0133]首先，如圖4a所示，在基板11上形成具有第一能帶間隙的溝道層12，并在溝道層12上以第一高度Hl形成具有第二能帶間隙的第一壁壘層13。其中，溝道層12由從基板11生長的第一氮化物系半導體構(gòu)成，而第一壁壘層13由從溝道層12以異質(zhì)結(jié)的結(jié)構(gòu)生長的第二氮化物系半導體構(gòu)成。第一能帶間隙與第二能帶間隙互不相同。
[0134]在本實施例中，基板11為藍寶石基板，溝道層12由GaN材料形成，而第一壁壘層13由AlxGahN材料形成。在此情況下，第二能帶間隙大于第一能帶間隙。
[0135]而且，第一壁壘層13形成為在后述的工序中形成的柵極沒有偏置的狀態(tài)下不會由于與溝道層之間的異質(zhì)結(jié)而形成二維電子氣溝道所需的高度。考慮到合適的鋁濃度及厚度，優(yōu)選地，第一壁壘層13是以鋁(Al)的組成比為5%以上、且小于25%的AlGaN材料構(gòu)成，并且大致是以厚度為3nm以上、15nm以下的第一高度Hl形成。
[0136]另外，可以從起到減少基板11與半導體層之間的晶格失配的作用的緩沖層開始通過連續(xù)性的薄膜生長工序形成溝道層12。并且，可通過夾設緩沖層等其他功能層而將溝道層12形成于基板11上。例如，在本實施例的變形例中，可以形成為具有:緩沖層11a，形成于基板11上；高溫無摻(High Temperature Undoped) GaN層lib,形成于緩沖層上；補償層(Compensat1n Layer)llc,形成于高溫無摻GaN層上；溝道層12a,形成于補償層Ilc上。
[0137]在前述的情況下，緩沖層I Ia可以具有AlGaN單一層或者具有互不相同的鋁(Al)組成比的多個AlGaN層的復合層。高溫無摻GaN層Ilb為用于對緩沖層Ila上部進行平整化的層，大致可以具有0.01 μ m以上、I μ m以下的高度。補償層Ilc為用于阻斷來自溝道層12的電子的層,例如可以將鐵(Fe)或碳(C)作為電子俘獲雜質(zhì)(Electron-TrappingImpurity)而以5E17/cm3?lE19/cm3的濃度進行摻雜，且大致可以具有0.01 μ m以上、5 μ m以下的高度。另外，溝道層12a由高品質(zhì)的氮化鎵層(High Quality Channel GaNLayer)形成，且可以具有O (不含)乃至10nm左右的厚度。
[0138]然后，如圖4b所示，在第一壁壘層13上的柵極控制區(qū)域Al中選擇性形成絕緣屏蔽層16。
[0139]作為絕緣屏蔽層16的材料可以采用氧化物或氮化物等絕緣材料。例如，作為絕緣材料可以采用硅氧化物(S12等)。優(yōu)選地，絕緣屏蔽層16的高度約為1nm以上、500nm以下。這樣的范圍是通過考慮工序控制的方便性以及工序的快捷性等而設定的。
[0140]形成絕緣屏蔽層16的工序可以具有如下子步驟(Subst印):在溝道層12上形成絕緣層；在絕緣層上形成經(jīng)過圖案化的光阻材料層；通過濕式蝕刻工序等而將除了柵極控制區(qū)域Al之外的柵極非控制區(qū)域的一部分絕緣層除去；除去光阻材料層而形成絕緣屏蔽層16。
[0141]在第一壁壘層13為AlGaN的情況下，第一壁壘層13會由于Ga-面生長為上部表面層而即使在暴露于濕式蝕刻的情況下也不會使表面狀態(tài)受到影響。即，如果為了形成絕緣屏蔽層16而采用濕式蝕刻工序，則優(yōu)點在于，可以防止為了實現(xiàn)常關(guān)特性而利用干式蝕刻形成凹槽的現(xiàn)有技術(shù)中的凹槽形成工序中發(fā)生的壁壘層表面在蝕刻后損傷的情況。
[0142]然后，如圖4c所示，在第一壁壘層13上形成具有第三能帶間隙的第二壁壘層15。第二壁壘層15由第三氮化物系半導體構(gòu)成，并以等于或小于絕緣屏蔽層16的高度的第二高度H2形成。
[0143]在本實施例中，可利用鋁(Al)的組成比約為15%以上、100%以下的AlxGa1J材料而以約為5nm以上、30nm以下的第二高度H2形成第二壁壘層15。
[0144]如果第二壁壘層15的鋁組成比與第一壁壘層13的鋁組成比相同，或者第二壁壘層15的第三能帶間隙與第一壁壘層13的第二能帶間隙相同，則第二壁壘層15的第二高度H2大于第一壁壘層13的第一高度H1。這是為了讓在高度相對較低的第一壁壘層13的第一高度Hl上加上配置于第一壁壘層13上的第二壁壘層15的第二高度H2的整個壁壘層的第三高度H3成為能夠在溝道層12與第一壁壘層13之間的界面上恰當?shù)匦纬啥S電子氣溝道的高度。
[0145]然后，如圖4d所示，除去絕緣屏蔽層16并在暴露于柵極控制區(qū)域Al的第一壁壘層13上形成柵極14。
[0146]作為形成柵極14的方法的一例，對光阻材料進行圖案化，以使除去了絕緣屏蔽層16的柵極控制區(qū)域Al與柵極非控制區(qū)域A2上存在對應于柵極控制區(qū)域Al的開口部，并通過圖案化的光阻材料而在柵極控制區(qū)域的凹槽中蒸鍍金屬材料，從而可以形成柵極14。
[0147]另外，在柵極14形成之前或者形成之后，第二壁壘層15上可以形成與第二壁壘層15歐姆接觸的源極和漏極。
[0148]正是這樣，按照根據(jù)本實施例的異質(zhì)結(jié)晶體管的制造方法，在溝道層上將第一壁壘層形成為較薄的層，并只在第一壁壘層上的除了柵極控制區(qū)域以外的其余區(qū)域(柵極非控制區(qū)域)再生長出第二壁壘層，從而可以有效地實現(xiàn)無需利用蝕刻工序的柵槽結(jié)構(gòu)的常關(guān)性異質(zhì)結(jié)晶體管。
[0149]圖5為表示在圖3所示異質(zhì)結(jié)晶體管中形成異質(zhì)結(jié)的各半導體層的距離與能量的關(guān)系的不例圖。
[0150]圖5對應于沿著圖3中的異質(zhì)結(jié)晶體管的A-A線拉開的距離與異質(zhì)結(jié)半導體層的能量之間的關(guān)系。
[0151]如圖5所示，在由GaN半導體構(gòu)成的溝道層與由AlGaN半導體構(gòu)成的壁壘層形成異質(zhì)結(jié)的情況下，由于兩種半導體材料之間的導帶(Conduct1n Band) Ec與價帶(ValenceBancOEv的界面上的能帶間隙之差而在導帶邊緣部分形成極化效應所引起的高濃度的二維電子氣溝道。由于這種二維電子氣處在低于費米能級EF的能級，因此可在晶體管等半導體元件的活性區(qū)顯示出優(yōu)良的電子傳輸特性。
[0152]在利用前述的二維電子氣的同時，為了實現(xiàn)常關(guān)特性，根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管采用再生長壁壘層結(jié)構(gòu)，所述再生長壁壘層結(jié)構(gòu)是利用較薄的第一壁壘層而形成第二壁壘層，以實現(xiàn)利用二維電子氣溝道的常關(guān)晶體管。即，根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管采用了在柵極非控制區(qū)域中選擇性再生長第一壁壘層而形成第二壁壘層的再生長壁壘層結(jié)構(gòu)(對應于柵槽結(jié)構(gòu))，從而有效地在二維電子氣溝道中形成非連續(xù)區(qū)域，由此實現(xiàn)常關(guān)特性良好的異質(zhì)結(jié)晶體管。
[0153]圖6為表示基于圖3中的異質(zhì)結(jié)晶體管的鋁組成比的壁壘層厚度與導帶邊緣的關(guān)系的示例圖。
[0154]如圖6所示，根據(jù)鋁(Al)的組成比和厚度的不同，在構(gòu)成第一壁壘層和第二壁壘層的AlxGa1J^壁魚層中導帶邊緣(Conduct1n Band Edge)的位置也在很大程度上不同。
[0155]因此，在將壁壘層的厚度形成為較薄時，由于電子濃度可能會減小，因此可以增加Al組成比而增加二維電子氣的電子濃度。另外，當難以用較薄的厚度形成壁壘層時，可降低Al組成比而形成壁壘層，從而可以從厚度的限制中解脫。即，為了提供一種具有未經(jīng)蝕刻工序而形成的柵槽結(jié)構(gòu)的同時恰當利用基于異質(zhì)結(jié)的二維電子氣溝道的異質(zhì)結(jié)晶體管，在本發(fā)明中將異質(zhì)結(jié)晶體管構(gòu)成為使生長成與溝道層形成異質(zhì)結(jié)結(jié)構(gòu)的壁壘層至少分為兩個步驟進行再生長。
[0156]在將壁壘層分為第一壁壘層和第二壁壘層進行再生長的過程中，如果壁壘層的厚度變薄則電子濃度減小，而如果壁壘層的厚度變厚則電子濃度增大，然而有可能因晶格應力而在壁壘層中引起 龜裂。例如，大致在鋁(Al)濃度為25%以上的情況下，當壁壘層的厚度增大時，在發(fā)生應力松弛(Relaxat1n)之前將會由于晶格應力而導致出現(xiàn)裂隙。
[0157]因此，需要一個用于形成前述的二維電子氣溝道和柵槽結(jié)構(gòu)的優(yōu)選條件，如果對根據(jù)本實施例的條件舉例說明則如下。
[0158]首先，在由AlxGahN氮化物系半導體構(gòu)成的壁壘層中鋁(Al)的組成比x為0.25(x=0.25, Al占25%)的情況下，當壁魚層的厚度大于3nm時，由于導帶邊緣處在低于費米能級EF的能級，因此在工序控制或形成均勻的壁壘層等方面考慮時要將壁壘層形成為第一壁壘層以及從第一壁壘層再生長的第二壁壘層卻有困難。即，對于AlxGahN壁壘層而言，如果將鋁的組成比設定為25%以上、100%以下，則不僅會超過臨界厚度(CriticalThickness),而且會產(chǎn)生裂隙(Crack),從而使二維電子氣溝道的特性顯著降低。
[0159]而且，對于第二壁壘層而言，如果從第一壁壘層再生長的AlxGahN中的X取1，則鎵(Ga)的組成比將成為0，從而使第二壁壘層成為AlN層。在此情況下，由AlN構(gòu)成的第二壁壘層的厚度優(yōu)選形成為大致5nm以下。這是考慮到AlN層的臨界厚度而選擇的范圍，是因為在AlN層的厚度超過5nm時AlN層中可能會產(chǎn)生裂隙。并且，如果用較薄的層形成第二壁壘層，則可能會引起表面正電荷聚集問題，并存在相對而言工序控制較難的問題。
[0160]考慮到前述的鋁組成比與壁壘層厚度的關(guān)系，在本發(fā)明中，將GaN溝道層上生長的第一壁壘層的鋁組成比限制為小于25%。而且，第一壁壘層的鋁組成比優(yōu)選為大致5%以上。大致5%以上的鋁組成比是在小于25%的鋁組成比條件下考慮到工序控制的方便性以及厚度增加引起的晶格應力而選定的范圍。
[0161]考慮到前述的鋁組成比(大致5%以上、小于25%)，優(yōu)選地，第一壁壘層大致以3nm以上、15nm以下的厚度形成。
[0162]并且在本發(fā)明中，可根據(jù)第一壁壘層的鋁組成比和厚度而確定第二壁壘層的鋁組成比和厚度。優(yōu)選地，第二壁壘層的鋁組成比大致為15%以上、100%以下，其厚度大致為5nm以上、30nm以下。由氮化物系半導體層構(gòu)成的第二壁壘層大致在高度為5nm以下的條件下會由于二維電子氣的電子濃度低而出現(xiàn)溝道阻抗的增加，而如果高度超過30nm，則可能由于晶格應力而產(chǎn)生龜裂，且可能在第二壁壘層形成工序中需要大量的時間。
[0163]圖7為表示圖3中的異質(zhì)結(jié)晶體管的壁壘層厚度與二維電子氣的電子密度的關(guān)系的示例圖。
[0164]如圖7所示，如果由AlxGahN氮化物系半導體構(gòu)成的壁壘層的厚度變薄，則在特定厚度(約為3?5nm)以下的條件下二維電子氣溝道的電子密度可能會急劇減小。S卩，在具有預定的鋁濃度(25%等)的AlGaN壁壘層中如果將其厚度減小到比預定厚度薄，則由于在二維電子氣溝道中自發(fā)極化效應和壓電效應減弱，因此可能會導致沒有形成二維電子氣溝道的非連續(xù)區(qū)域的形成。
[0165]考慮到這一點，在本發(fā)明中，在再生長壁壘層結(jié)構(gòu)中，首先將從溝道層算起的第一壁壘層的高度(或者厚度)形成為在與溝道層形成異質(zhì)結(jié)時不會引起二維電子氣溝道的形成的高度。然后，將在第一壁壘層的柵極非控制區(qū)域中再生長的第二壁壘層形成為當溝道層與壁壘層(第一壁壘層和第二壁壘層)形成異質(zhì)結(jié)時能夠形成二維電子氣溝道的高度。根據(jù)本發(fā)明，采用一種將柵極下部的絕緣屏蔽層作為掩膜而在較薄的第一壁壘層上選擇性生長第二壁壘層的柵槽結(jié)構(gòu)，從而可以提供沒有蝕刻損傷的表現(xiàn)出良好的常關(guān)特性的異質(zhì)結(jié)晶體管。
[0166]圖8為根據(jù)本發(fā)明的實施例的異質(zhì)結(jié)晶體管的剖面圖。
[0167]參照圖8，異質(zhì)結(jié)晶體管是一種具有金屬-絕緣體-半導體(MIS =MetalInsulator Semiconductor)-異質(zhì)結(jié)場效應晶體管(HFET:Heterojunct1n Field EffectTransistor)結(jié)構(gòu)的晶體管，其具有基板11、溝道層12、第一壁壘層13、柵極14、第二壁壘層15、以及絕緣屏蔽層16，并區(qū)分成第一壁壘層13與在第一壁壘層13上再生長的第二壁壘層15而形成壁壘層，從而可以不用蝕刻工序而在切換控制區(qū)域(或者柵極控制區(qū)域)形成凹槽結(jié)構(gòu)，且在絕緣屏蔽層16所在的凹槽結(jié)構(gòu)上配置柵極14，從而既可以防止蝕刻工序中出現(xiàn)的問題，而且還可以實現(xiàn)常關(guān)特性。
[0168]根據(jù)本實施例的異質(zhì)結(jié)晶體管除了在柵槽結(jié)構(gòu)中留有絕緣屏蔽層16的一點之外與先前參照圖3說明的異質(zhì)結(jié)晶體管實質(zhì)上相同，因此省略關(guān)于重復性構(gòu)成要素的詳細說明。
[0169]在通過圖4a?圖4d中的制造方法制造的前述的異質(zhì)結(jié)晶體管中，可在形成第二壁壘層15時將工序控制為并不除去位于第一壁壘層13上部的絕緣膜，從而可以獲得絕緣屏蔽層16。當然，如果不考慮制造工序變得稍微復雜，則也可以在通過圖4a?圖4d所示的制造方法除去絕緣膜之后，利用額外的絕緣材料形成柵絕緣膜而構(gòu)成絕緣屏蔽層16。
[0170]根據(jù)本實施例，在與圖3的異質(zhì)結(jié)晶體管相比時，由于存在位于柵極14與第一壁壘層13之間并作為柵絕緣膜發(fā)揮功能的絕緣屏蔽層16，因此表現(xiàn)出閾值電壓較高的特性，且表現(xiàn)出柵極漏電較輕的特性，并省去了絕緣屏蔽層去除工序，從而具有能夠簡化制造工序的優(yōu)點。[0171]根據(jù)前述的實施例，將與溝道層形成異質(zhì)結(jié)的第一壁壘層生長為較薄，并在較薄的第一壁壘層上選擇性地再生長第二壁壘層，從而可以實現(xiàn)表現(xiàn)出可靠的常關(guān)特性的新的再生長柵槽結(jié)構(gòu)的異質(zhì)結(jié)晶體管，同時在壁壘層的組成比以及厚度的限制方面自由度提高，從而使工序的靈活性提高，而且元件特性表現(xiàn)出更為均勻，由此可以帶來再現(xiàn)性提高的效果。
[0172]圖9為根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管的剖面圖。
[0173]參照圖9，異質(zhì)結(jié)晶體管1010具有基板1011、溝道層1012、第一壁壘層1013、P型半導體層1014、第二壁壘層1015以及柵極1016。
[0174]在根據(jù)本實施例的異質(zhì)結(jié)晶體管1010中，在作為切換控制區(qū)域的柵極控制區(qū)域中形成從第一壁壘層1013生長的P型半導體層1014，且利用P型半導體層1014并通過在溝道層1012上的除了柵極控制區(qū)域之外的區(qū)域(柵極非控制區(qū)域)中從第一壁壘層1013再生長的第二壁壘層1015而形成凹槽壁壘層結(jié)構(gòu)，從而不用蝕刻工序而在柵極控制區(qū)域形成凹槽，并由此消除蝕刻工序中出現(xiàn)的問題，從而既提高元件性能以及可靠性，而且還實現(xiàn)了常關(guān)特性。
[0175]尤其，根據(jù)本實施例的異質(zhì)結(jié)晶體管1010在與現(xiàn)有技術(shù)中的金屬-絕緣體-半導體-異質(zhì)結(jié)場效應晶體管(MIS-HFET)結(jié)構(gòu)相比時，可改善漏極電流特性，并能提高閾值電壓，且可以改善柵極與溝道層之間的界面特性。
[0176]在此對各構(gòu)成要素進行更為具體的說明。首先，只要是能夠生長半導體層的基板就不對基板1011進行特別限定，其可以用藍寶石基板、AlN基板、GaN基板、SiC基板、Si基板等實現(xiàn)。
[0177]溝道層1012配置于基板1011上，并由具有第一能帶間隙的第一氮化物系半導體構(gòu)成。第一氮化物系半導體包含GaN。溝道層1012根據(jù)施加于溝道層1012的電場而形成用于電子的移動的溝道。
[0178]優(yōu)選地，溝道層1012的厚度約為1nm以上、10nm以下。如果溝道層1012的厚度過于薄而不足10nm，則用于電子移動的溝道區(qū)域變窄而導致電子遷移率下降，而如果溝道層1012的厚度超過lOOnm，則可能會由于晶格應力而引起龜裂。
[0179]溝道層1012可以與起到減少基板1011與半導體層之間的晶格失配的作用的緩沖層形成為一體。并且，溝道層1012與基板1011之間可以具有緩沖層等。
[0180]第一壁壘層1013配置于溝道層1012上，并由具有不同于第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成。第二氮化物系半導體包含AlxGai_xN。
[0181]第一壁壘層1013具有較薄的厚度，以使柵極1016沒有偏置(Bias)的狀態(tài)下第一壁魚層1013與溝道層1012之間的界面附近不會形成二維電子氣(2DEG:Two-dimens1nalElectron Gas)溝道。之所以將第一壁壘層1013形成為較薄的厚度，是為了防止當把溝道層1012與第一壁壘層1013配置為形成異質(zhì)結(jié)時由于相互之間形成異質(zhì)結(jié)而在它們的界面上形成二維電子氣溝道。本實施例的這種構(gòu)成與現(xiàn)有技術(shù)中的異質(zhì)結(jié)晶體管的壁壘層的構(gòu)成存在差異，在現(xiàn)有技術(shù)中，為了在異質(zhì)結(jié)晶體管的壁壘層與溝道層形成異質(zhì)結(jié)時在它們的界面上形成二維電子氣溝道而將壁壘層設置為預定厚度以上。
[0182]P型半導體層1014在第一壁壘層1013上被設置于異質(zhì)結(jié)晶體管的柵極控制區(qū)域。P型半導體層1014使得由溝道層1012與第一壁壘層1013的異質(zhì)結(jié)所形成的費米能級重新排布。
[0183]在P型半導體層1014的作用下，原來存在于溝道層1012與第一壁壘層1013的界面附近的價電子帶的勢阱將會向費米能級上遷移而處于新的狀態(tài)，據(jù)此，可以在通過溝道層1012、第一壁壘層1013以及第二壁壘層1015的接合而形成于溝道層1012與第一壁壘層1013的界面附近的二維電子氣溝道中生成沒有形成二維電子氣的非連續(xù)區(qū)域。
[0184]優(yōu)選地，P型半導體層1014的高度為1nm以上、80nm以下。根據(jù)雜質(zhì)的注入，P型半導體層1014可以由具有5 X 1lfVcm3?5X 1018/cm3的空穴濃度的GaN半導體、AlGaN半導體或者1-AlGaN半導體(即intrinsic (含摻)型)構(gòu)成。而且，根據(jù)實施情況，P型半導體層1014可以由無摻型的GaN、InN等雙組份系氮化物系半導體、InGaN等三組份系氮化物系半導體、AlInGaN等四組份系氮化物系半導體所形成。
[0185]第二壁壘層1015配置于第一壁壘層1013的柵極非控制區(qū)域上。柵極非控制區(qū)域在第一壁壘層1013上對應于除了前述的柵極控制區(qū)域以外的區(qū)域。即，柵極非控制區(qū)域在第一壁壘層1013上對應于除了柵極1016所在的區(qū)域之外的區(qū)域。
[0186]在將第二壁壘層1015配置于第一壁壘層1013上時，可將第二壁壘層1015配置為第二高度，所述第二高度用于使在柵極沒有偏置的狀態(tài)下第一壁壘層1013與溝道層1012之間的界面上形成二維電子氣溝道。第二高度可以與第一壁壘層的第一高度相同或不同。如果第二高度大于第一高度，則第二壁壘層1015的材料可以與第一壁壘層1013的材料相同。實際上由于第一高度相對較小，因此為了易于控制工序，優(yōu)選地，使第二高度與第一高度相同或者使第二高度大于第一高度。
[0187]柵極1016配置于第一壁壘層1013的柵極控制區(qū)域上。柵極控制區(qū)域?qū)诘谝槐趬緦?013中與柵極1016正對且位于柵極1016下部的區(qū)域。優(yōu)選地，柵極1016由與第一壁壘層1013及第二壁壘層1015形成肖特基結(jié)的材料構(gòu)成。例如，作為柵極1016的材料可以利用N1、Pd、Au、Pt、W等。
[0188]可將柵極夾設于中間而在該柵極的兩側(cè)配置源極和漏極。可將源極和漏極(參照圖8的1160和1170)形成為與第二壁壘層1015形成歐姆接觸。
[0189]在根據(jù)本實施例的異質(zhì)結(jié)晶體管1010中，利用形成于柵極控制區(qū)域的P型半導體層而在較薄的第一壁壘層上再生長出第二壁壘層，從而不用蝕刻工序而在柵極控制區(qū)域中形成柵槽結(jié)構(gòu)，由此解決了利用蝕刻工序的現(xiàn)有技術(shù)中的柵槽結(jié)構(gòu)中存在的問題，并可以通過P型半導體層而實現(xiàn)可靠性較高的常關(guān)特性，同時可以穩(wěn)定地控制二維電子氣溝道中幾乎不形成二維電子氣的非連續(xù)區(qū)域。
[0190]圖1Oa?圖1Od是關(guān)于圖9中的異質(zhì)結(jié)晶體管的制造方法的工序圖。
[0191]首先，如圖1Oa所示，在基板1011上生長具有第一能帶間隙的溝道層1012，并在溝道層1012上以第一高度Hl生長具有第二能帶間隙的第一壁壘層1013，然后在第一壁壘層1013上生長P型半導體層1014。
[0192]關(guān)于在基板1011上形成溝道層1012、第一壁壘層1013以及P型半導體層1014的工序，優(yōu)選地，是在用于生長薄膜的處理室內(nèi)通過連續(xù)工序執(zhí)行。在此情況下，P型半導體層1014與第一壁壘層1013具有良好的界面特性。
[0193]其中，溝道層1012由從基板1011生長的第一氮化物系半導體構(gòu)成，而第一壁壘層1013由從溝道層1012生長為異質(zhì)結(jié)結(jié)構(gòu)的第二氮化物系半導體構(gòu)成。第一能帶間隙與第二能帶間隙互不相同。
[0194]例如，基板1011可以是藍寶石基板，溝道層1012可以是GaN，第一壁壘層1013可以是AlxGai_xN，而P型半導體層1014可以是在GaN或AlGaN中摻入Mg、Zn等少量雜質(zhì)的氮化物系半導體層。在此情況下，第二能帶間隙大于第一能帶間隙。
[0195]并且，第一壁壘層1013形成為在后續(xù)的工序中形成的柵極沒有偏置的狀態(tài)下不會由于與溝道層之間的異質(zhì)結(jié)而形成二維電子氣溝道的高度。考慮到合適的鋁濃度及厚度，優(yōu)選地，第一壁壘層1013是由鋁(Al)組成比為5%以上、小于25%的AlGaN材料構(gòu)成，且大致是以3nm以上、15nm以下的第一高度Hl形成。
[0196]另外，可以從起到減少基板1011與半導體層之間的晶格失配的作用的緩沖層開始通過連續(xù)性的薄膜生長工序形成溝道層1012。并且，可通過夾設緩沖層等其他功能層而將溝道層1012形成于基板1011上。例如，在本實施例的變形例中，可以形成為具有:緩沖層1lla,形成于基板 1011 上；高溫無摻(High Temperature Undoped) GaN 層 1011b,形成于緩沖層上；補償層(Compensat1n Layer) 1011c,形成于高溫無摻GaN層上；溝道層1012a,形成于補償層1llc上。
[0197]在前述的情況下，緩沖層1lla可以具有AlGaN單一層或者具有互不相同的鋁(Al)組成比的多個AlGaN層的復合層。高溫無摻GaN層1llb為用于對緩沖層1lla上部進行平整化的層，大致可以具有0.01 μ m以上、I μ m以下的高度。補償層1llc為用于阻斷來自溝道層1012的電子的層，例如可以將鐵(Fe)或碳(C)作為電子俘獲雜質(zhì)(Electron-Trapping Impurity)而以5E17/cm3?lE19/cm3的濃度進行摻雜,且大致可以具有0.01 μ m以上、5 μ m以下的高度。另外,溝道層1012a由高品質(zhì)的氮化鎵層(High QualityChannelGaN Layer)形成，且可以具有O (不含)乃至10nm左右的厚度。
[0198]然后，如圖1Ob所示，在第一壁壘層1013的柵極控制區(qū)域Al形成P型半導體層
1014。
[0199]可通過在涂布絕緣膜之后將覆蓋位于柵極控制區(qū)域Al的P型半導體層1014的絕緣膜留下并將其余絕緣膜除去的方式進行圖案化而形成P型半導體層1014。存在于P型半導體層1014上的絕緣膜對應于絕緣屏蔽層1017。
[0200]形成絕緣屏蔽層1017的工序可以具有如下子步驟(Subst印):在溝道層1012上形成絕緣層；在絕緣膜上形成經(jīng)過圖案化的光阻材料層；通過濕式蝕刻工序等而將除了柵極控制區(qū)域Al之外的柵極非控制區(qū)域的絕緣層除去；除去光阻材料層而形成絕緣屏蔽層1017。
[0201]在第一壁壘層1013為AlGaN的情況下，第一壁壘層1013會由于Ga-面生長為上部表面層而即使在暴露于濕式蝕刻的情況下也不會使表面狀態(tài)受到影響。即，如果為了形成絕緣屏蔽層1017而采用濕式蝕刻工序，則優(yōu)點在于，可以防止為了實現(xiàn)常關(guān)特性而利用干式蝕刻形成凹槽的現(xiàn)有技術(shù)中的凹槽形成工序中發(fā)生的壁壘層表面在蝕刻后損傷的情況。
[0202]作為絕緣屏蔽層1017的材料可以采用氧化物或氮化物等絕緣材料。例如，作為絕緣材料可以采用硅氧化物(S12等)。優(yōu)選地，絕緣屏蔽層1017的高度約為1nm以上、500nm以下。這樣的范圍是通過考慮工序控制的方便性以及工序的快捷性等而設定的。
[0203]然后，如圖1Oc所示，在第一壁壘層1013上形成具有第三能帶間隙的第二壁壘層
1015。其中，第二壁壘層1015由第三氮化物系半導體構(gòu)成，并以等于或小于P型半導體層1014的高度的第二高度H2形成。
[0204]在本實施例中，第二壁壘層1015可以由鋁(Al)組成比大致為15%以上、100%以下的AlxGahN材料構(gòu)成，并以大致為5nm以上、30nm以下的第二高度H2形成。尤其，第二壁魚層1015由摻入預定量的η型雜質(zhì)(Donor)的η型氮化物系半導體形成。在此情況下，第二壁壘層1015可通過提高二維電子氣溝道中的電子密度而改善元件特性。
[0205]如果第二壁壘層1015的鋁組成比與第一壁壘層1013的鋁組成比相同，或者第二壁壘層1015的第三能帶間隙與第一壁壘層1013的第二能帶間隙相同，則第二壁壘層1015的第二高度Η2大于第一壁壘層1013的第一高度Hl。這是為了讓在高度相對較低的第一壁壘層1013的第一高度Hl上加上第二壁壘層1015的第二高度Η2的整個壁壘層的第三高度Η3成為能夠在溝道層1012與第一壁壘層1013之間的界面上恰當?shù)匦纬啥S電子氣溝道的高度。
[0206]然后，如圖1Od所示，除去絕緣屏蔽層1017并在暴露于柵極控制區(qū)域Al的P型半導體層1014上形成柵極1016。
[0207]柵極1016由與P型半導體層1014形成肖特基結(jié)的材料形成。作為柵極1016的材料，可采用Ni/Au、Pd/Au等。
[0208]作為形成柵極1016的方法的一例，對光阻材料進行圖案化，以使除去了絕緣屏蔽層1017的柵極控制區(qū)域Al與柵極非控制區(qū)域A2上存在對應于柵極控制區(qū)域Al的開口部，并通過圖案化的光阻材料而在柵極控制區(qū)域Al的P型半導體層1014上蒸鍍金屬材料，從而可以形成柵極1016。
[0209]如果在柵極1016上施加適當?shù)钠珘?，則柵極1016下部的溝道層1012與第一壁壘層1013的分界附近可形成二維電子氣。
[0210]另外，在柵極1016形成之前或者形成之后，第二壁壘層1015上可以形成與第二壁壘層1015歐姆接觸的源極和漏極。
[0211]按照根據(jù)本實施例的異質(zhì)結(jié)晶體管的制造方法，通過連續(xù)工序而在處理室內(nèi)的基板上生長溝道層、較薄的第一壁壘層以及P型半導體層，并將存在于第一壁壘層的柵極控制區(qū)域的P型半導體層利用為掩膜而在第一壁壘層上再生長出用于形成二維電子氣的第二壁壘層，從而可以消除現(xiàn)有技術(shù)中的利用蝕刻工序的柵槽結(jié)構(gòu)的異質(zhì)結(jié)晶體管中出現(xiàn)的由蝕刻損傷帶來的問題，并且可以通過P型半導體層而實現(xiàn)具有優(yōu)良的漏極電流特性的可靠的常關(guān)異質(zhì)結(jié)晶體管。
[0212]圖11為表示在圖9的異質(zhì)結(jié)晶體管中形成異質(zhì)結(jié)的各半導體層的距離與能量的關(guān)系的不例圖。
[0213]圖11對應于沿著圖9中的異質(zhì)結(jié)晶體管的A-A線拉開的距離與異質(zhì)結(jié)半導體層的能量之間的關(guān)系。
[0214]如圖11所示，在由GaN半導體構(gòu)成的溝道層與由AlGaN半導體構(gòu)成的壁壘層形成異質(zhì)結(jié)的情況下，由于兩種半導體材料之間的導帶(Conduct1n Band) Ec與價帶(ValenceBancOEv的界面上的能帶間隙之差而在導帶邊緣部分形成極化效應所引起的高濃度的二維電子氣溝道。由于這種二維電子氣處在低于費米能級EF的能級，因此可在晶體管等半導體元件的活性區(qū)顯示出優(yōu)良的電子傳輸特性。
[0215]在利用前述的二維電子氣的同時，為了實現(xiàn)常關(guān)特性，根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管利用P型半導體層和再生長壁壘層結(jié)構(gòu)而有效地實現(xiàn)利用了二維電子氣溝道的常關(guān)異質(zhì)結(jié)晶體管，其中所述P型半導體層生長于較薄的第一壁壘層的柵極控制區(qū)域，而所述再生長壁壘層結(jié)構(gòu)將P型半導體層利用為掩膜而形成第二壁壘層。即，根據(jù)本發(fā)明的異質(zhì)結(jié)晶體管通過基于柵極下部的P型半導體層和再生長壁壘層結(jié)構(gòu)的柵槽結(jié)構(gòu)而在二維電子氣溝道中有效地形成非連續(xù)區(qū)域，從而實現(xiàn)良好的常關(guān)特性。
[0216]圖12為表示基于圖9中的異質(zhì)結(jié)晶體管的鋁組成比的壁壘層厚度與導帶邊緣的關(guān)系的示例圖。
[0217]如圖12所示，根據(jù)鋁(Al)的組成比和厚度的不同，在構(gòu)成第一壁壘層和第二壁壘層的AlxGa1J^壁魚層中導帶邊緣(Conduct1n Band Edge)的位置也在很大程度上不同。
[0218]即，如果將壁壘層的厚度形成為較薄，則可能導致電子濃度減小，因此可通過增大Al組成比而增大二維電子氣的電子濃度。另外，如果難以將壁壘層形成為較薄的厚度，則可以減小Al組成比而形成壁壘層，從而可以從厚度的限制中解脫。
[0219]因此，在本發(fā)明中使生長成與溝道層形成異質(zhì)結(jié)結(jié)構(gòu)的壁壘層至少分為兩個層進行再生長，且在再生長出壁壘層時利用設置于柵極下部的P型半導體層，從而不用蝕刻工序而有效地形成柵槽結(jié)構(gòu)，并實現(xiàn)了在異質(zhì)結(jié)所引起的二維電子氣溝道中可靠地形成非連續(xù)區(qū)域的常關(guān)型異質(zhì)結(jié)晶體管。
[0220]具體而言，在將壁壘層分為第一壁壘層和第二壁壘層進行再生長的過程中，如果壁壘層的厚度變薄則電子濃度減小，而如果壁壘層的厚度變厚則電子濃度增大，然而有可能因晶格應力而在壁壘層中引起龜裂。例如，大致在鋁(Al)濃度為25%以上的情況下，當壁壘層的厚度增大時，在發(fā)生應力松弛(Relaxat1n)之前將會由于晶格應力而導致出現(xiàn)裂隙。因此，需要一個用 于形成前述的二維電子氣溝道和柵槽結(jié)構(gòu)的優(yōu)選條件，如果對根據(jù)本發(fā)明的條件舉例說明則如下。
[0221]首先，在由AlxGahN氮化物系半導體構(gòu)成的壁壘層中鋁(Al)的組成比x為0.25(x=0.25, Al占25%)的情況下，當壁魚層的厚度大于3nm時，由于導帶邊緣處在低于費米能級EF的能級，因此在工序控制或形成均勻的壁壘層等方面考慮時要將壁壘層形成為第一壁壘層以及從第一壁壘層再生長的第二壁壘層卻有困難。即，對于AlxGahN壁壘層而言，如果將鋁的組成比設定為25%以上、100%以下，則不僅會超過臨界厚度(CriticalThickness),而且會產(chǎn)生裂隙(Crack),從而使二維電子氣溝道的特性顯著降低。
[0222]而且，對于第二壁壘層而言，如果從第一壁壘層再生長的AlxGahN中的X取1，則鎵(Ga)的組成比將成為0，從而使第二壁壘層成為AlN層。在此情況下，由AlN構(gòu)成的第二壁壘層的厚度優(yōu)選形成為大致5nm以下。這是考慮到AlN層的臨界厚度而選擇的范圍，是因為在AlN層的厚度超過5nm時AlN層中可能會產(chǎn)生裂隙。并且，如果用較薄的層形成第二壁壘層，則可能會引起表面正電荷聚集問題，并存在相對而言工序控制較難的問題。
[0223]考慮到前述的鋁組成比與壁壘層厚度的關(guān)系，在本發(fā)明中，將GaN溝道層上生長的第一壁壘層的鋁組成比限制為小于25%。而且，第一壁壘層的鋁組成比優(yōu)選為大致5%以上。大致5%以上的鋁組成比是在小于25%的鋁組成比條件下考慮到工序控制的方便性以及厚度增加引起的晶格應力而選定的范圍。
[0224]考慮到前述的鋁組成比(大致5%以上、小于25%)，優(yōu)選地，第一壁壘層大致以3nm以上、15nm以下的厚度形成。[0225]并且在本發(fā)明中，可根據(jù)第一壁壘層的鋁組成比和厚度而確定第二壁壘層的鋁組成比和厚度。優(yōu)選地，第二壁壘層的鋁組成比大致為15%以上、100%以下，其厚度大致為5nm以上、30nm以下。由氮化物系半導體層構(gòu)成的第二壁壘層大致在高度為5nm以下的條件下會由于二維電子氣的電子濃度低而出現(xiàn)溝道阻抗的增加，而如果高度超過30nm，則可能由于晶格應力而產(chǎn)生龜裂，且可能在第二壁壘層形成工序中需要大量的時間。
[0226]圖13為表示圖9中的異質(zhì)結(jié)晶體管的壁壘層厚度與二維電子氣的電子密度的關(guān)系的示例圖。
[0227]如圖13所示，如果由AlxGa1J氮化物系半導體構(gòu)成的壁壘層的厚度變薄，則在特定厚度(約為3?5nm)以下的條件下二維電子氣溝道的電子密度可能會急劇減小。SP，在具有預定的鋁濃度(25%等)的AlGaN壁壘層中如果將其厚度減小到比預定厚度薄，則由于在二維電子氣溝道中自發(fā)極化效應和壓電效應減弱，因此可能會導致沒有形成二維電子氣溝道的非連續(xù)區(qū)域的形成。
[0228]考慮到這一點，在本發(fā)明中，在再生長壁壘層結(jié)構(gòu)中，首先將從溝道層算起的第一壁壘層的高度(或者厚度)形成為在與溝道層形成異質(zhì)結(jié)時不會引起二維電子氣溝道的形成的高度。然后，將在第一壁壘層的柵極非控制區(qū)域中再生長的第二壁壘層形成為當溝道層與壁壘層(第一壁壘層和第二壁壘層)形成異質(zhì)結(jié)時能夠形成二維電子氣溝道的高度。另夕卜，在第一壁壘層上的選擇性區(qū)域中生長第二壁壘層時，利用從第一壁壘層生長并位于柵極下部的P型半導體層。根據(jù)本發(fā)明，采用一種將柵極下部的P型半導體層使用為掩膜而在較薄的第一壁壘層上生長第二壁壘層的P-GaN柵槽結(jié)構(gòu)，從而可以提供表現(xiàn)出良好的常關(guān)特性的異質(zhì)結(jié)晶體管。
[0229]圖14為根據(jù)本發(fā)明的實施例的異質(zhì)結(jié)晶體管的剖面圖。
[0230]參照圖14，異質(zhì)結(jié)晶體管是一種具有金屬-絕緣體-半導體(MIS =MetalInsulator Semiconductor)-異質(zhì)結(jié)場效應晶體管(HFET:Heterojunct1n Field EffectTransistor)結(jié)構(gòu)的晶體管，其具有基板1011、溝道層1012、第一壁壘層1013、P型半導體層1014、第二壁壘層1015、以及柵極1016。異質(zhì)結(jié)晶體管將柵極1016下部的P型半導體層1014使用為掩膜而在第一壁壘層1013上再生長第二壁壘層1015，并通過形成這樣的p-GaN柵槽結(jié)構(gòu)而可以做到不用蝕刻工序而在柵極控制區(qū)域形成柵槽結(jié)構(gòu)，且在柵極1016下部配置P型半導體層1014，從而可以解決蝕刻工序中出現(xiàn)的問題的同時能夠?qū)崿F(xiàn)良好的常關(guān)特性。
[0231]根據(jù)本實施例的異質(zhì)結(jié)晶體管除了在ρ-GaN柵槽結(jié)構(gòu)中配置能夠作為柵絕緣膜起作用的絕緣屏蔽層1017的一點之外與先前參照圖3說明過的異質(zhì)結(jié)晶體管實質(zhì)上相同，因此省略關(guān)于重復性構(gòu)成要素的詳細說明。
[0232]在通過圖1Oa?圖1Od中的制造方法制造的前述的異質(zhì)結(jié)晶體管中，可在形成第二壁壘層1015時將工序控制為并不除去位于P型半導體層1014上部的絕緣膜，從而可以獲得絕緣屏蔽層1017。當然，如果不考慮制造工序變得復雜，則也可以在通過圖1Oa?圖1Od所示的制造方法除去絕緣膜之后，利用額外的絕緣材料形成柵絕緣膜而構(gòu)成絕緣屏蔽層 1017。
[0233]根據(jù)本實施例，在與圖9的異質(zhì)結(jié)晶體管相比時，由于存在位于柵極1016與第一壁壘層1013之間并作為柵絕緣膜發(fā)揮功能的絕緣屏蔽層1017，因此表現(xiàn)出閾值電壓較高的特性，且表現(xiàn)出柵極漏電較輕的特性，并省去了絕緣屏蔽層去除工序，從而具有能夠簡化制造工序的優(yōu)點。
[0234]根據(jù)前述的實施例，將與溝道層形成異質(zhì)結(jié)的第一壁壘層生長為較薄，并將從第一壁壘層生長的P型半導體層使用為掩膜而在第一壁壘層上選擇性地再生長出第二壁壘層，從而實現(xiàn)了表現(xiàn)出良好的常關(guān)特性的P-GaN柵槽結(jié)構(gòu)的新的異質(zhì)結(jié)晶體管，同時還從壁壘層的組成比以及厚度的限制中解脫，從而使工序的靈活性提高，而且元件特性表現(xiàn)出更為均勻，由此可以帶來再現(xiàn)性提高的效果。
[0235]如上所述，已通過優(yōu)選實施例對本發(fā)明進行了圖示和說明，然而本發(fā)明并不局限于所述的實施例，本發(fā)明所屬【技術(shù)領(lǐng)域】中具有普通知識的人員能夠在不脫離本發(fā)明思想的范圍內(nèi)對其加以多種變形、替換和修改，應當認為那些變形、替換和修改也屬于本發(fā)明的權(quán)利要求范圍內(nèi)。
【權(quán)利要求】
1.一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟: 第一步驟，準備基板； 第二步驟，在所述基板上形成由具有第一能帶間隙的第一氮化物系半導體構(gòu)成的溝道層； 第三步驟，在所述溝道層上形成由具有不同于所述第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成的第一壁壘層； 第四步驟，在所述第一壁壘層上的柵極控制區(qū)域中選擇性形成絕緣屏蔽層； 第五步驟，以等于或小于所述絕緣屏蔽層高度的高度在所述第一壁壘層上形成由具有不同于所述第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成的第二壁壘層； 第六步驟，除去所述絕緣屏蔽層，并在暴露于所述柵極控制區(qū)域的所述第一壁壘層上形成柵極。
2.如權(quán)利要求1所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，以所述柵極沒有偏置的狀態(tài)下不會因所述溝道層與所述第一壁壘層的接合而形成二維電子氣溝道所需的高度形成所述第一壁壘層，而在所述第五步驟中，以所述柵極沒有偏置的狀態(tài)下能夠因所述第一壁壘層、所述第二壁壘層以及所述溝道層的接合而形成所述二維電子氣溝道所需的高度形成所述第二壁壘層。
3.如權(quán)利要求2所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，形成由具有大于所述第一能帶間隙的所述第二能帶間隙的所述第二氮化物系半導體構(gòu)成的所述第一壁壘層，而在所述第五步驟中，形成由具有大于所述第一能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體構(gòu)成的所述第二壁壘層。
4.如權(quán)利要求3所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第五步驟中，以大于所述第一壁壘層高度的高度形成所述第二壁壘層，其中，所述第二壁壘層由具有等于所述第二能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體構(gòu)成。
5.如權(quán)利要求1所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，所述第四步驟包括如下子步驟: 第一子步驟，在所述第一壁壘層上形成絕緣層； 第二子步驟，在所述絕緣層上形成經(jīng)過圖案化的光阻材料層； 第三子步驟，將除了所述柵極控制區(qū)域之外的柵極非控制區(qū)域中的所述絕緣層除去； 第四子步驟，除去所述光阻材料層而形成所述絕緣屏蔽層。
6.一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟: 第一步驟，準備基板； 第二步驟，在所述基板上形成由具有第一能帶間隙的第一氮化物系半導體構(gòu)成的溝道層； 第三步驟，在所述溝道層上形成由具有不同于所述第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成的第一壁壘層； 第四步驟，在所述第一壁壘層上的柵極控制區(qū)域選擇性形成絕緣屏蔽層； 第五步驟，以等于或小于所述絕緣屏蔽層高度的高度在所述第一壁壘層上形成由具有不同于所述第一能帶間隙的第三能帶間隙的第三氮化物系半導體構(gòu)成的第二壁壘層； 第 六步驟，在所述絕緣屏蔽層上形成柵極。
7.如權(quán)利要求6所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第六步驟中，除去所述絕緣屏蔽層的一部分，并在殘留的所述絕緣屏蔽層上形成所述柵極。
8.如權(quán)利要求6所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，以所述柵極沒有偏置的狀態(tài)下不會因所述溝道層與所述第一壁壘層的接合而形成二維電子氣溝道所需的高度形成所述第一壁壘層，而在所述第五步驟中，以所述柵極沒有偏置的狀態(tài)下能夠因所述第一壁壘層、所述第二壁壘層以及所述溝道層的接合而形成所述二維電子氣溝道所需的高度形成所述第二壁壘層。
9.如權(quán)利要求8所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，形成由具有大于所述第一能帶間隙的所述第二能帶間隙的所述第二氮化物系半導體構(gòu)成的所述第一壁壘層，而在所述第五步驟中，形成由具有大于所述第一能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體構(gòu)成的所述第二壁壘層。
10.一種異質(zhì)結(jié)晶體管，其特征在于，包括: 基板； 溝道層，形成于所述基板上，并由具有第一能帶間隙的第一氮化物系半導體構(gòu)成； 第一壁壘層，形成于所述溝道層上，并由具有不同于所述第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成； 柵極，形成于所述第一壁壘層的柵極控制區(qū)域； 述第一壁壘層的柵極非控制區(qū)域中獨立于所述第一壁壘層而形成； 源極和漏極，分別形成于所述第二壁壘層上。
11.如權(quán)利要求10所述的異質(zhì)結(jié)晶體管，其特征在于，通過夾設絕緣屏蔽層而將所述柵極形成于所述第一壁壘層的柵極控制區(qū)域。
12.如權(quán)利要求11所述的異質(zhì)結(jié)晶體管，其特征在于，所述第一壁壘層是以所述柵極沒有偏置的狀態(tài)下不會因所述溝道層與所述第一壁壘層的接合而形成二維電子氣溝道所需的高度形成，而所述第二壁壘層是以所述柵極沒有偏置的狀態(tài)下能夠因所述溝道層、所述第一壁壘層以及所述第二壁壘層的接合而形成所述二維電子氣溝道所需的高度形成。
13.如權(quán)利要求10所述的異質(zhì)結(jié)晶體管，其特征在于，所述第一壁壘層由具有大于所述第一能帶間隙的所述第二能帶間隙的所述第二氮化物系半導體構(gòu)成，而所述第二壁壘層由具有大于所述第一能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體構(gòu)成。
14.一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟: 第一步驟，準備基板； 第二步驟，在所述基板上形成具有第一能帶間隙的第一氮化物系半導體的溝道層； 第三步驟，在所述溝道層上形成具有不同于所述第一能帶間隙的第二能帶間隙的第二氮化物系半導體的第一壁壘層； 第四步驟，在所述第一壁壘層上的柵極控制區(qū)域形成P型半導體層； 第五步驟，以等于或小于所述P型半導體層高度的高度在所述第一壁壘層上形成具有不同于所述第一能帶間隙的第三能帶間隙的第三氮化物系半導體的第二壁壘層； 第六步驟，在所述P型半導體層上形成柵極。
15.如權(quán)利要求14所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，以所述柵極沒有偏置的狀態(tài)下不會因所述溝道層與所述第一壁壘層的接合而形成二維電子氣溝道所需的高度形成所述第一壁壘層，而在所述第五步驟中，以所述柵極沒有偏置的狀態(tài)下能夠因所述第一壁壘層、所述第二壁壘層以及所述溝道層的接合而形成所述二維電子氣溝道所需的高度形成所述第二壁壘層。
16.如權(quán)利要求15所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，形成具有大于所述第一能帶間隙的所述第二能帶間隙的所述第二氮化物系半導體的所述第一壁壘層，而在所述第五步驟中，形成具有大于所述第一能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體的所述第二壁壘層。
17.如權(quán)利要求14所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，所述第四步驟包括如下子步驟: 步驟4-1，通過所述第一壁壘層的生長而在所述第一壁壘層的整個面上形成P型半導體層； 步驟4-2，蝕刻形成于所述第一壁壘層的整個面上的P型半導體層而形成圖案化的P型半導體層，所述蝕刻使所述圖案化的P型半導體層處于所述柵極控制區(qū)域。
18.一種異質(zhì)結(jié)晶體管的制造方法，其特征在于，包括如下步驟: 第一步驟，準備基板； 第二步驟，在所述基板上形成具有第一能帶間隙的第一氮化物系半導體的溝道層； 第三步驟，在所述溝道層上形成具有不同于所述第一能帶間隙的第二能帶間隙的第二氮化物系半導體的第一壁 壘層； 第四步驟，在所述第一壁壘層上的柵極控制區(qū)域形成P型半導體層； 第五步驟，利用覆蓋所述P型半導體層的圖案化的絕緣屏蔽層而以等于或小于所述P型半導體層高度的高度在所述第一壁壘層上形成具有不同于所述第一能帶間隙的第三能帶間隙的第三氮化物系半導體的第二壁壘層； 第六步驟，在位于所述P型半導體層上部的絕緣屏蔽層上形成柵極。
19.如權(quán)利要求18所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，以所述柵極沒有偏置的狀態(tài)下不會因所述溝道層與所述第一壁壘層的接合而形成二維電子氣溝道所需的高度形成所述第一壁壘層，而在所述第五步驟中，以所述柵極沒有偏置的狀態(tài)下能夠因所述第一壁壘層、所述第二壁壘層以及所述溝道層的接合而形成所述二維電子氣溝道所需的高度形成所述第二壁壘層。
20.如權(quán)利要求19所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第三步驟中，形成具有大于所述第一能帶間隙的所述第二能帶間隙的所述第二氮化物系半導體的第一壁壘層，而在所述第五步驟中，形成具有大于所述第一能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體的第二壁壘層。
21.如權(quán)利要求20所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，在所述第五步驟中，以高于所述第一壁壘層高度的高度形成所述第二壁壘層，其中，所述第二壁壘層由具有等于所述第二能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體構(gòu)成。
22.如權(quán)利要求18所述的異質(zhì)結(jié)晶體管的制造方法，其特征在于，所述第四步驟包括如下子步驟: 步驟4-1，通過所述第一壁壘層的生長而在所述第一壁壘層的整個面上形成P型半導體層；步驟4-2，蝕刻形成于所述第一壁壘層的整個面上的P型半導體層而形成圖案化的P型半導體層，所述蝕刻使所述圖案化的P型半導體層處于所述柵極控制區(qū)域。
23.一種異質(zhì)結(jié)晶體管，其特征在于，包括: 基板； 溝道層，形成于所述基板上，并由具有第一能帶間隙的第一氮化物系半導體構(gòu)成； 第一壁壘層，形成于所述溝道層上，并由具有不同于所述第一能帶間隙的第二能帶間隙的第二氮化物系半導體構(gòu)成； P型半導體層，形成于所述第一壁壘層的柵極控制區(qū)域； 第二壁壘層，以等于或小于所述P型半導體層高度的高度形成于所述第一壁壘層上； 柵極，形成于所述P型半導體層上； 源極和漏極，形成于所述第二壁壘層上。
24.如權(quán)利要求23所述的異質(zhì)結(jié)晶體管，其特征在于，所述第一壁壘層或者所述第二壁壘層被摻雜為η型，所述第一壁壘層具有在所述柵極沒有偏置的狀態(tài)下不會因所述溝道層與所述第一壁壘層 的接合而形成二維電子氣溝道所需的高度，而所述第二壁壘層具有在所述柵極沒有偏置的狀態(tài)下能夠因所述溝道層、所述第一壁壘層以及所述第二壁壘層的接合而形成所述二維電子氣溝道所需的高度。
25.如權(quán)利要求23所述的異質(zhì)結(jié)晶體管，其特征在于，所述第一壁壘層由具有大于所述第一能帶間隙的所述第二能帶間隙的所述第二氮化物系半導體構(gòu)成，而所述第二壁壘層由具有大于所述第一能帶間隙的所述第三能帶間隙的所述第三氮化物系半導體構(gòu)成。
26.如權(quán)利要求23所述的異質(zhì)結(jié)晶體管，其特征在于，還包括: 緩沖層，位于所述基板上； 高溫無摻GaN層，位于所述緩沖層上； GaN半導體補償層，位于所述高溫無摻GaN層上，且摻雜有電子俘獲雜質(zhì)， 其中，所述溝道層位于所述補償層上，并由缺陷密度為5Χ 1Vcm2以下的高品質(zhì)GaN半導體構(gòu)成。
【文檔編號】H01L29/778GK104037081SQ201410086077
【公開日】2014年9月10日 申請日期:2014年3月10日 優(yōu)先權(quán)日:2013年3月8日
【發(fā)明者】郭俊植, 韓釉大, 李寬鉉, 竹谷元伸, 鄭暎都 申請人:首爾半導體株式會社