功率半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明涉及一種功率半導(dǎo)體器件及其制造方法，在VDMOSFET芯片的截止保護(hù)區(qū)中設(shè)置了通孔區(qū)，確保器件的截止保護(hù)區(qū)可以正常工作，節(jié)省原有結(jié)構(gòu)中需要額外再增加設(shè)置通孔區(qū)的面積，控制了使用CSP封裝時(shí)芯片所需要增加的面積。本發(fā)明中，通孔位于芯片截止保護(hù)區(qū)內(nèi)，截止保護(hù)區(qū)環(huán)繞包圍芯片，位于芯片最外圈，對(duì)比傳統(tǒng)的通孔設(shè)置數(shù)量和位置，本發(fā)明結(jié)構(gòu)中的通孔數(shù)量可以設(shè)置更多、分布更加均勻，獲得更低的Rdson。本發(fā)明中漏極焊接材料也設(shè)置于截止保護(hù)區(qū)，這樣，由通孔內(nèi)引出的第一金屬就很容易連接至漏極焊接材料中的漏極種子金屬，不需要再增加額外的金屬層，并且，漏極焊接材料與源極焊接材料之間的間距可以方便的設(shè)置，簡(jiǎn)化設(shè)計(jì)難度，加強(qiáng)產(chǎn)品可靠性。
【專利說明】功率半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其是一種具有CSP封裝結(jié)構(gòu)的功率VDMOSFET器件及其制造方法，屬于半導(dǎo)體器件的【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]移動(dòng)通信、移動(dòng)電源等便攜式電子產(chǎn)品中的電源管理類功率器件多采用N溝道或者P溝道的小功率VDMOSFET (垂直雙擴(kuò)散金屬氧化物半導(dǎo)體)器件，這類器件通常使用一些小功率的表面貼裝類型的封裝形式，例如S0T-23、S0P-8、TSS0P-8、DFN系列等等。但隨著近些年來便攜式電子產(chǎn)品對(duì)體積、重量、可靠性的要求日益增加，上述這些類型的傳統(tǒng)封裝形式已經(jīng)漸漸無(wú)法滿足終端產(chǎn)品的要求。近些年來，一種先進(jìn)的封裝技術(shù)越來越多的使用在VDMOSFET器件的封裝當(dāng)中，即WLCSP封裝,英文全稱是Wafer-Level Chip Scale Packaging(晶圓級(jí)芯片封裝)，不同于傳統(tǒng)的芯片封裝方式(先切割再封裝，而封裝后至少增加原芯片20%的體積)，此種技術(shù)是先在整片晶圓上進(jìn)行封裝和測(cè)試，然后才切割成一個(gè)個(gè)的器件顆粒，因此封裝后的體積等同于芯片在晶圓上的原始尺寸，并且由于CSP封裝使用芯片表面植錫球的方式來替代傳統(tǒng)封裝中鍵合金屬引線的方式，封裝引線所帶來的寄生電感和寄生電阻都會(huì)顯著減小，芯片工作時(shí)所產(chǎn)生的熱量也更容易通過錫球傳遞到電路板和周圍環(huán)境來散發(fā)掉，因此，器件的過流能力也更強(qiáng)，可靠性也從而得到提升。
[0003]VDMOSFET器件的結(jié)構(gòu)特點(diǎn)是器件的柵極和源極位于芯片的正面，而器件的漏極位于芯片的背面，在使用原有傳統(tǒng)封裝形式封裝芯片時(shí)，芯片的背面粘附貼裝在金屬引線框架上(Lead-frame)并通過引線框架上的漏極引腳引出漏極，芯片的柵極、源極通過鍵合金屬引線分別與引線框架上的柵極引腳、源極引腳相連，此時(shí)，器件所有電極的引腳都位于同一平面，這樣就便于器件直接貼裝在PCB電路板上面。而對(duì)于CSP封裝，由于其是在芯片的正面進(jìn)行植球來作為器件的電極引出，每個(gè)錫球最終會(huì)對(duì)應(yīng)于PCB電路板上的每個(gè)腳位來貼裝連接，這就需要連接器件每個(gè)電極的錫球都要位于同一平面，而VDMOSFET的漏極位于芯片背面，因此，當(dāng)所封裝的芯片是單芯片時(shí)(Single Die)或者封裝的兩顆芯片(DualDie)不是共漏極(Common Drain)的連接方式，那么芯片背面的漏極就需要一種特殊的引出方式來確保器件可以用于表面貼裝的安裝方式。
[0004]中國(guó)專利CN102738036A和美國(guó)專利US20130277735A1分別公開了一種“晶圓級(jí)MOSFET金屬化”和“Wafer Level MOSFET Metallization”，兩份專利都提出在芯片邊緣利用TSV (Through Silicon Via)技術(shù)，即硅通孔技術(shù)將位于VDMOSFET芯片背面的漏極引至芯片正面，同時(shí)，在芯片正面通過設(shè)置兩層或兩層以上的金屬并采用植球方式來最終引出器件的每個(gè)電極，該結(jié)構(gòu)的器件適宜于表面貼裝的安裝方式。然而該種結(jié)構(gòu)依然存在一些技術(shù)缺陷，在實(shí)際生產(chǎn)中會(huì)受到一定的制約，具體包括:
1、并未具體描述TSV通孔在芯片當(dāng)中設(shè)置的相對(duì)位置與數(shù)量。以任意一款功率VDMOSFET芯片為例，如圖1所示的芯片正面俯視示意圖，所述VDMOSFET芯片都包含有源區(qū)a與終端保護(hù)區(qū)b，其中有源區(qū)a又包含柵極區(qū)c和源極區(qū)d，其中終端保護(hù)區(qū)b又包含分壓保護(hù)區(qū)e和截止保護(hù)區(qū)f，硅通孔g的目的是將芯片背面的漏極引至芯片正面，硅通孔g的位置和數(shù)量直接影響芯片總面積和漏源導(dǎo)通電阻(Rdson)的大小，芯片面積直接決定產(chǎn)品的成本，成本與器件特性形成了相互制約的關(guān)系，因此，器件最終的性價(jià)比是決定產(chǎn)品競(jìng)爭(zhēng)力的重要因素。
[0005]2、由于在芯片正面采用兩層金屬層，因此，至少需要增加一層光刻板才能實(shí)現(xiàn)，除此以外，還需要增加兩層金屬層之間的絕緣隔離、通孔連接等工序，從而增加了產(chǎn)品的制造成本、工藝復(fù)雜性和可靠性,不利于大批量的生產(chǎn)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種功率半導(dǎo)體器件及其制造方法，將芯片背面電極引至芯片的正面，使其適宜于WLCSP封裝，并且在確保器件性能的前提下，盡可能的控制生產(chǎn)制造成本。
[0007]按照本發(fā)明提供的技術(shù)方案，所述功率VDMOSFET半導(dǎo)體器件，在所述功率VDMOSFET半導(dǎo)體器件的俯視平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金屬焊球，VDMOSFET芯片包括有源區(qū)和終端保護(hù)區(qū)，終端保護(hù)區(qū)環(huán)繞包圍有源區(qū)，有源區(qū)包括柵極區(qū)和源極區(qū)，終端保護(hù)區(qū)包括分壓保護(hù)區(qū)和截止保護(hù)區(qū)，截止保護(hù)區(qū)位于VDMOSFET芯片的最外圈、環(huán)繞包圍分壓保護(hù)區(qū)；所述金屬焊球包括柵極焊球、源極焊球和漏極焊球，柵極焊球位于柵極區(qū)，源極焊球位于源極區(qū)，漏極焊球位于截止保護(hù)區(qū)；其特征是:在所述截止保護(hù)區(qū)設(shè)置有通孔區(qū)，通孔區(qū)內(nèi)包含有多個(gè)硅通孔；
在所述功率VDMOSFET半導(dǎo)體器件的截面上，所述VDMOSFET芯片包括第一導(dǎo)電類型襯底和設(shè)置于第一導(dǎo)電類型襯底上表面的第一導(dǎo)電類型外延層，第一導(dǎo)電類型外延層的上表面為VDMOSFET芯片的第一主面，第一導(dǎo)電類型襯底的下表面為VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面設(shè)置第二主面金屬層；在所述源極區(qū)和柵極區(qū)的第一導(dǎo)電類型外延層上部設(shè)置第二導(dǎo)電類型阱區(qū)；
在所述源極區(qū)，VDMOSFET芯片的第一主面上覆蓋源極金屬層，源極金屬層上表面覆蓋第二金屬層，在第二金屬層上設(shè)置至少一個(gè)源極焊接材料，在第一主面的下方設(shè)置元胞結(jié)構(gòu)；所述源極焊接材料包括源極焊球種子金屬和位于源極焊球種子金屬上的源極焊球；在所述截止保護(hù)區(qū)，VDMOSFET芯片的第一主面上覆蓋第一絕緣介質(zhì)層，第一絕緣介質(zhì)層的表面覆蓋第一金屬層，第一金屬層上設(shè)置至少一個(gè)漏極焊接材料；所述漏極焊接材料包括漏極焊球種子金屬和位于漏極焊球種子金屬上的漏極焊球；所述截止保護(hù)區(qū)的通孔區(qū)包含多個(gè)通孔，通孔由第一絕緣介質(zhì)層的上表面垂直向下伸至第二主面，通孔內(nèi)填充金屬，通孔內(nèi)的金屬分別與第二主面金屬層、第一金屬層電性連接；
在所述柵極區(qū)，VDMOSFET芯片的第一主面上覆蓋第一絕緣介質(zhì)層，第一絕緣介質(zhì)層上表面覆蓋柵極金屬層，在柵極金屬層上表面覆蓋第三金屬層，在第三金屬層上設(shè)置至少一個(gè)柵極焊球材料；所述柵極焊球材料包括柵極焊球種子金屬和位于柵極焊球種子金屬上的柵極焊球；
所述第一金屬層、第二金屬層和第三金屬層互不相連，并且在第一金屬層、第二金屬層和第三金屬層的表面積和相互之間的空隙覆蓋填充第二絕緣介質(zhì)層；所述源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬位于第二絕緣介質(zhì)層中，源極焊球、漏極焊球和柵極焊球位于第二絕緣介質(zhì)層的上方。
[0008]進(jìn)一步的，所述源極焊球和漏極焊球的數(shù)量均不少于柵極焊球的數(shù)量。
[0009]進(jìn)一步的，所述截止保護(hù)區(qū)設(shè)置硅通孔的一側(cè)寬度比設(shè)置漏極焊球的一側(cè)寬度窄。
[0010]進(jìn)一步的，所述柵極焊球、源極焊球和漏極焊球具有相同的外形尺寸，并且任意兩個(gè)相鄰的金屬焊球之間具有相等的間距。
[0011]進(jìn)一步的，在所述截止保護(hù)區(qū)的第一導(dǎo)電類型外延層的上部設(shè)置重?fù)诫s第一導(dǎo)電類型注入層，通孔穿過第一絕緣介質(zhì)層、重?fù)诫s第一導(dǎo)電類型注入層、第一導(dǎo)電類型外延層和第一導(dǎo)電類型襯底至VDMOSFET芯片的第二主面。
[0012]所述功率半導(dǎo)體器件的制造方法，其特征是，包括以下步驟:
a、提供具有第一主面和第二主面的VDMOSFET芯片，VDMOSFET芯片位于由半導(dǎo)體硅材料制成的晶圓片上，晶圓片上包含多個(gè)VDMOSFET芯片；
b、在VDMOSFET芯片的截止保護(hù)區(qū)的第一絕緣介質(zhì)層上形成多個(gè)用于通孔刻蝕的掩模窗口，掩模窗口規(guī)則排布；
C、通過步驟b得到的掩模窗口，在截止保護(hù)區(qū)內(nèi)刻蝕形成多個(gè)規(guī)則排布的通孔，通孔由第一絕緣介質(zhì)層的上表面垂直向下延伸、伸至第一導(dǎo)電類型襯底的內(nèi)部；所述通孔的深寬比不大于20:1，通孔的開口 口徑為10?40Mm;
d、在通孔內(nèi)淀積生長(zhǎng)金屬層，金屬層填充通孔并且覆蓋VDMOSFET芯片的第一主面；
e、在VDMOSFET芯片第一主面的金屬層上進(jìn)行光刻和刻蝕，形成第一金屬層、第二金屬層和第三金屬層，第一金屬層、第二金屬層和第三金屬層兩兩之間互不相連，第一金屬層與通孔內(nèi)的金屬相連接，第二金屬層位于源極金屬層表面，第三金屬層位于柵極金屬層表面；
f、在經(jīng)步驟e處理后的VDMOSFET芯片的第一主面上淀積生長(zhǎng)第二絕緣介質(zhì)層，同時(shí)，第二絕緣介質(zhì)層填充于第一金屬層、第二金屬層和第三金屬層之間的間隙；
g、在第二絕緣介質(zhì)層上進(jìn)行光刻和刻蝕，形成用于淀積源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬的接觸孔，各個(gè)接觸孔具有相同的開口 口徑并且相鄰兩個(gè)接觸孔的間距相等；
h、在經(jīng)步驟g處理后的VDMOSFET芯片第一主面涂布光刻膠，然后進(jìn)行光刻形成光刻開口，光刻開口與上述接觸孔重合，并且光刻開口的口徑大于接觸孔的口徑；
1、在步驟h得到的光刻開口及步驟g得到的接觸孔的開孔內(nèi)淀積金屬，分別形成源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬；
j、去除上述第二絕緣介質(zhì)層表面的光刻膠，露出源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬，源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬填充于接觸孔、并且覆蓋接觸孔的邊緣表面；
k、對(duì)VDMOSFET芯片的第二主面進(jìn)行研磨減薄，使第一導(dǎo)電類型襯底中的通孔底部暴露于第二主面表面；
1、在VDMOSFET芯片的第二主面淀積第二主面金屬層，第二主面金屬層與通孔內(nèi)的金屬相連接；
m、在源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬上進(jìn)行金屬焊球的栽植，形成柵極焊球、源極焊球和漏極焊球；
η、對(duì)晶圓片上的VDMOSFET芯片進(jìn)行劃片切割，形成單顆的VDMOSFET成品器件。
[0013]進(jìn)一步的，所述步驟c中，通孔的深寬比為5:1?15:1。
[0014]進(jìn)一步的，所述晶圓片的材料包括娃。
[0015]進(jìn)一步的，所述第一金屬層、第二金屬層和第三金屬層的材料為銅或鎢；所述源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬的材質(zhì)包括鎢；所述柵極焊球、源極焊球和漏極焊球的材質(zhì)包括錫。
[0016]進(jìn)一步的，所述第一絕緣介質(zhì)層和第二絕緣介質(zhì)層的材質(zhì)包括聚酰亞胺。
[0017]本發(fā)明具有以下的優(yōu)點(diǎn):
1、在VDMOSFET芯片的截止保護(hù)區(qū)中設(shè)置了通孔區(qū)，由于VDMOSFET器件的截止保護(hù)區(qū)在工作時(shí)需要保持為一個(gè)高電位，一般要求保持和器件背面漏極相等的高電位，因此，本發(fā)明結(jié)構(gòu)利用了這一點(diǎn)，將內(nèi)部填充有金屬的通孔設(shè)置在了器件的截止保護(hù)區(qū)內(nèi)，一方面確保器件的截止保護(hù)區(qū)可以正常工作，另一方面節(jié)省了原有結(jié)構(gòu)中需要額外再增加設(shè)置通孔區(qū)的面積，從而整體的控制了使用CSP封裝時(shí)芯片所需要增加的面積，節(jié)省了器件的成本。
[0018]2、通孔的目的是為了將原本位于芯片背面的漏極引至芯片正面以便于CSP封裝，器件在工作時(shí)，漏極和源極之間的電流會(huì)經(jīng)過通孔，因此，通孔數(shù)量的多少和分布直接決定了器件漏源之間的導(dǎo)通電阻(Rdson)和電流能力，通孔數(shù)量越多，器件的Rdson就越小，在本發(fā)明結(jié)構(gòu)中，通孔位于芯片的截止保護(hù)區(qū)內(nèi)，截止保護(hù)區(qū)是環(huán)繞包圍芯片的，位于芯片的最外圈，因此，對(duì)比傳統(tǒng)的通孔設(shè)置數(shù)量和位置，本發(fā)明結(jié)構(gòu)中的通孔數(shù)量可以設(shè)置的更多并且分布更加均勻，從而可以獲得更低的Rdson。
[0019]3、本發(fā)明結(jié)構(gòu)中的漏極焊接材料也設(shè)置于截止保護(hù)區(qū)內(nèi)，這樣，由通孔內(nèi)引出的第一金屬就很容易連接至漏極焊接材料中的漏極種子金屬，不需要再增加額外的金屬層，并且，漏極焊接材料與源極焊接材料之間的間距可以方便的設(shè)置，從而簡(jiǎn)化了設(shè)計(jì)難度，力口強(qiáng)了產(chǎn)品的可靠性。
【專利附圖】

【附圖說明】
[0020]圖1為本發(fā)明所述半導(dǎo)體器件的俯視圖。
[0021 ]圖2為圖1的A-A剖視圖。
[0022]圖3為圖1的B-B剖視圖。
[0023]圖4為圖1的C-C剖視圖。
[0024]圖5?圖14為本發(fā)明所述半導(dǎo)體器件的工藝流程示意圖。其中:
圖5為半導(dǎo)體晶圓上單個(gè)VDMOSFET芯片的俯視圖。
[0025]圖6-a為圖5的A’ -A’剖視圖。
[0026]圖6-b為圖5的B’ -B’剖視圖。
[0027]圖6-c為圖5的C’ -C’剖視圖。
[0028]圖7為在VDMOSFET芯片上刻蝕形成通孔后A’ -A’方向的剖視圖。
[0029]圖8-a為在VDMOSFET芯片表面及通孔內(nèi)淀積生長(zhǎng)金屬層后A’_A’方向的剖視圖。
[0030]圖8-b為在VDMOSFET芯片表面及通孔內(nèi)淀積生長(zhǎng)金屬層后B’ B’方向的剖視圖。
[0031]圖8-c為在VDMOSFET芯片表面及通孔內(nèi)淀積生長(zhǎng)金屬層后C’_C’方向的剖視圖。[0032]圖9_a為刻蝕VDMOSFET芯片表面金屬層,形成第一金屬層、第二金屬層、第三金屬層后A’ -A’方向的剖視圖。
[0033]圖9_b為刻蝕VDMOSFET芯片表面金屬層,形成第一金屬層、第二金屬層、第三金屬層后B’ -B’方向的剖視圖。
[0034]圖9-c為刻蝕VDMOSFET芯片表面金屬層,形成第一金屬層、第二金屬層、第三金屬層后C’ -C’方向的剖視圖。
[0035]圖ΙΟ-a為在VDMOSFET芯片表面淀積生長(zhǎng)第二絕緣介質(zhì)層以及在第二絕緣介質(zhì)層上形成接觸孔后A’ -A’方向的剖視圖。
[0036]圖ΙΟ-b為在VDMOSFET芯片表面淀積生長(zhǎng)第二絕緣介質(zhì)層以及在第二絕緣介質(zhì)層上形成接觸孔后B’ -B’方向的剖視圖。
[0037]圖10-c為在VDMOSFET芯片表面淀積生長(zhǎng)第二絕緣介質(zhì)層以及在第二絕緣介質(zhì)層上形成接觸孔后c’ -C’方向的剖視圖。
[0038]圖ΙΙ-a為在VDMOSFET芯片表面形成漏極焊球種子金屬、源極焊球種子金屬和柵極焊球種子金屬后A’ -A’方向的剖視圖。
[0039]圖ΙΙ-b為在VDMOSFET芯片表面形成漏極焊球種子金屬、源極焊球種子金屬和柵極焊球種子金屬后B’ -B’方向的剖視圖。
[0040]圖11-c為在VDMOSFET芯片表面形成漏極焊球種子金屬、源極焊球種子金屬和柵極焊球種子金屬后c’ -C’方向的剖視圖。
[0041 ] 圖12為對(duì)N型襯底的第二主面進(jìn)行減薄使通孔內(nèi)的金屬暴露于第二主面后A’ -A’方向的剖視圖。
[0042]圖13為在N型襯底第二主面生長(zhǎng)第二主面金屬層后A’ -A’方向的剖視圖。
[0043]圖中序號(hào)為:有源區(qū)a、終端保護(hù)區(qū)b、柵極區(qū)C、源極區(qū)d、分壓保護(hù)區(qū)e、截止保護(hù)區(qū)f、硅通孔g、柵極焊球1、源極焊球2、漏極焊球3、N型襯底4、N型外延層5、P阱區(qū)6、溝槽7、絕緣柵氧化層8、導(dǎo)電多晶硅9、第一絕緣介質(zhì)層10、第一重?fù)诫sN型注入層11、源極金屬層12、第二絕緣介質(zhì)層13、第二重?fù)诫sN型注入層14、通孔15、第一金屬層16、第二主面金屬層17、第二金屬層18、柵極金屬層19、源極焊球種子金屬20、漏極焊球種子金屬21、第三金屬層22、柵極焊球種子金屬23。
【具體實(shí)施方式】
[0044]下面結(jié)合具體附圖對(duì)本發(fā)明作進(jìn)一步說明。
[0045]如圖1所示，在所述功率半導(dǎo)體器件的俯視圖上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金屬焊球，VDMOSFET芯片包括有源區(qū)a和終端保護(hù)區(qū)b，終端保護(hù)區(qū)b環(huán)繞包圍有源區(qū)a，有源區(qū)a包括柵極區(qū)c和源極區(qū)d，終端保護(hù)區(qū)b包括分壓保護(hù)區(qū)e和截止保護(hù)區(qū)f，截止保護(hù)區(qū)f位于VDMOSFET芯片的最外圈、環(huán)繞包圍分壓保護(hù)區(qū)e ;所述金屬焊球包括柵極焊球1、源極焊球2和漏極焊球3，柵極焊球I位于柵極區(qū)C，源極焊球2位于源極區(qū)d，漏極焊球3位于截止保護(hù)區(qū)f，柵極焊球1、源極焊球2和漏極焊球3的數(shù)量分別為I個(gè)、3個(gè)和2個(gè)，所有金屬焊球具有相同的外形尺寸，并且任意兩個(gè)相鄰的金屬焊球之間具有相等的間距；在所述半導(dǎo)體器件的俯圖上，所述截止保護(hù)區(qū)f設(shè)置有通孔區(qū)，通孔區(qū)內(nèi)包含有多個(gè)硅通孔g，設(shè)置硅通孔g的截止保護(hù)區(qū)f的一側(cè)寬度比設(shè)置漏極焊球3的一側(cè)寬度窄；
如圖2所示，在圖1的A-A方向的剖視圖上，包括源極區(qū)d、分壓保護(hù)區(qū)e和截止保護(hù)區(qū)f，分壓保護(hù)區(qū)e的左側(cè)為源極區(qū)d，分壓保護(hù)區(qū)e的右側(cè)為截止保護(hù)區(qū)f ;所述VDMOSFET芯片包括N型襯底4和設(shè)置于N型襯底4上表面的N型外延層5, N型外延層5的上表面為VDMOSFET芯片的第一主面，N型襯底4的下表面為VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面設(shè)置第二主面金屬層17 ；
在所述源極區(qū)山N型外延層5上設(shè)置P阱區(qū)6，P阱區(qū)6位于N型外延層5的上部、且P阱區(qū)6的高度小于N型外延層5的高度；所述源極區(qū)d中的元胞結(jié)構(gòu)采用溝槽結(jié)構(gòu)，溝槽結(jié)構(gòu)包括位于P阱區(qū)6的溝槽7，溝槽7由P阱區(qū)6的上表面向下表面延伸、并伸入N型外延層5中，溝槽7的內(nèi)壁表面覆蓋絕緣柵氧化層8，在溝槽7內(nèi)腔中填充導(dǎo)電多晶硅9，溝槽7的槽口覆蓋第一絕緣介質(zhì)層10，相鄰的溝槽7之間由P阱區(qū)6所隔離，溝槽7頂部?jī)蓚?cè)的P阱區(qū)6設(shè)置第一重?fù)诫sN型注入層11 ;在所述N型外延層5的上表面覆蓋源極金屬層12，源極金屬層12與第一重?fù)诫sN型注入層11和P阱區(qū)6電性連接；在所述源極金屬層12表面覆蓋第二金屬層18，第二金屬層18與源極金屬層12電性連接；
在所述分壓保護(hù)區(qū)e和截止保護(hù)區(qū)f，N型外延層5的上表面覆蓋第一絕緣介質(zhì)層10 ；在所述截止保護(hù)區(qū)f，第一絕緣介質(zhì)層10的表面覆蓋第一金屬層16，N型外延層5的上部設(shè)置第二重?fù)诫sN型注入層14，在截止保護(hù)區(qū)f還設(shè)置有通孔15，通孔15由第一絕緣介質(zhì)層10上表面垂直向下延伸，穿過第一絕緣介質(zhì)層10、第二重?fù)诫sN型注入層14、N型外延層5和N型襯底4至VDMOSFET芯片的第二主面，在通孔15內(nèi)填充金屬，通孔15內(nèi)的金屬分別與第二主面金屬層17、第一金屬層16電性連接；
在所述第一金屬層16和第二金屬層18的上表面、以及第一金屬層16和第二金屬層18之間覆蓋填充第二絕緣介質(zhì)層13，第二絕緣介質(zhì)層13可以采用聚酰亞胺，以實(shí)現(xiàn)第一金屬層16和第二金屬層18不進(jìn)行電連接；在所述源極區(qū)d的第二絕緣介質(zhì)層13上設(shè)置接觸孔，接觸孔內(nèi)填充源極焊球種子金屬20，源極焊球種子金屬20填充接觸孔并覆蓋接觸孔的孔口邊緣，源極焊球種子金屬20與第二金屬層18電性連接，在源極焊球種子金屬20表面設(shè)置源極焊球2 ；
如圖3所示，在圖1的B-B方向的剖面圖上，包括源極區(qū)d、分壓保護(hù)區(qū)e和截止保護(hù)區(qū)f，分壓保護(hù)區(qū)e的左側(cè)為源極區(qū)d，分壓保護(hù)區(qū)e的右側(cè)為截止保護(hù)區(qū)f ;圖3中源極區(qū)d與分壓保護(hù)區(qū)e的結(jié)構(gòu)與圖2中源極區(qū)d和分壓保護(hù)區(qū)e的結(jié)構(gòu)一致，截止保護(hù)區(qū)f未設(shè)置通孔，在截止保護(hù)區(qū)f的第一絕緣介質(zhì)層10表面覆蓋第一金屬層16，第一金屬層16表面覆蓋有聚酰亞胺材質(zhì)構(gòu)成的第二絕緣介質(zhì)層13，截止保護(hù)區(qū)f的第二絕緣介質(zhì)層13上設(shè)置有接觸孔，在接觸孔內(nèi)填充漏極焊球種子金屬21，漏極焊球種子金屬21填充接觸孔并且覆蓋接觸孔的孔口邊緣，漏極焊球種子金屬21與第一金屬層16電性連接、并且同時(shí)與截止保護(hù)區(qū)f中通孔15內(nèi)的金屬電性連接，在漏極焊球種子金屬21表面設(shè)置漏極焊球3 ；
如圖4所示，在圖1中C-C方向的剖面圖上，包括源極區(qū)d和柵極區(qū)C，源極區(qū)d的結(jié)構(gòu)與圖2中源極區(qū)d結(jié)構(gòu)一致；
在所述柵極區(qū)c中，N型外延層5上部設(shè)置P阱區(qū)6，P阱區(qū)6與源極區(qū)d中的P阱區(qū)6相連并且位于同一制造層，N型外延層5上表面覆蓋有第一絕緣介質(zhì)層10，第一絕緣介質(zhì)層10與源極區(qū)d和截止保護(hù)區(qū)f的第一絕緣介質(zhì)層10為同一制造層，第一絕緣介質(zhì)層10上表面覆蓋柵極金屬層19，柵極金屬層19與源極金屬層12互不相連，柵極金屬層19上表面覆蓋第三金屬層22，第三金屬層22與柵極金屬層19電性相連，第三金屬層22表面覆蓋有聚酰亞胺材質(zhì)構(gòu)成的第一絕緣介質(zhì)層10，柵極區(qū)c的第一絕緣介質(zhì)層10上設(shè)置有接觸孔，在接觸孔內(nèi)填充柵極焊球種子金屬23，柵極焊球種子金屬23填充對(duì)應(yīng)接觸孔并且覆蓋接觸孔的孔口邊緣，柵極焊球種子金屬23與第三金屬層22電性連接，在柵極焊球種子金屬23表面設(shè)置柵極焊球I ;
上述第一金屬層16、第二金屬層18與第三金屬層22為同一制造層，兩兩之間互不相連，并且之間間隔有第二絕緣介質(zhì)層13。
[0046]上述功率半導(dǎo)體器件，通過下述工藝步驟實(shí)現(xiàn):
a、提供具有第一主面和第二主面的VDMOSFET芯片，VDMOSFET芯片位于由半導(dǎo)體硅材料制成的晶圓片上，晶圓片上包含多個(gè)規(guī)則排布的VDMOSFET芯片；如圖5所示，所述VDMOSFET芯片的俯視平面上，包括有源區(qū)a和終端保護(hù)區(qū)b，終端保護(hù)區(qū)b環(huán)繞包圍有源區(qū)
a,有源區(qū)a包括分壓保護(hù)區(qū)e和截止保護(hù)區(qū)f，截止保護(hù)區(qū)f環(huán)繞包圍分壓保護(hù)區(qū)e，有源區(qū)a包括源極區(qū)d和柵極區(qū)c ;如圖6-a、圖6-b、圖6_c所示，所述VDMOSFET芯片包括N型襯底4和設(shè)置于N型襯底4上表面的N型外延層5，N型外延層5的上表面為VDMOSFET芯片的第一主面，N型襯底4的下表面為VDMOSFET芯片的第二主面；在所述源極區(qū)d，VDMOSFET芯片第一主面下方的N型外延層5內(nèi)設(shè)置兀胞結(jié)構(gòu),在VDMOSFET芯片的第一主面上設(shè)置第一絕緣介質(zhì)層10、源極金屬層12和柵極金屬層19 ；
b、在VDMOSFET芯片的截止保護(hù)區(qū)f的第一絕緣介質(zhì)層10上形成多個(gè)用于通孔刻蝕的掩模窗口，掩模窗口規(guī)則排布；
C、如圖7所示，通過步驟b得到的掩模窗口，在截止保護(hù)區(qū)f內(nèi)刻蝕形成多個(gè)規(guī)則排布的通孔15，通孔15由第一絕緣介質(zhì)層10的上表面垂直向下延伸、伸至N型襯底4的內(nèi)部，通孔15的開口 口徑為20 μ m，通孔15的深度為200 μ m ;
d、如圖8-a、圖8-b、圖8_c所示,在通孔15內(nèi)淀積生長(zhǎng)金屬層,金屬層24填充通孔15并且覆蓋VDMOSFET芯片的第一主面；
e、如圖9-a、圖9-b、圖9_c所示，在VDMOSFET芯片第一主面的金屬層24上進(jìn)行光刻和刻蝕，形成第一金屬層16、第二金屬層18和第三金屬層22,第一金屬層16、第二金屬層18和第三金屬層22兩兩之間互不相連，第一金屬層16與通孔15內(nèi)的金屬相連接(如圖9-a所不)，第二金屬層18位于源極金屬層12表面,第三金屬層22位于柵極金屬層19表面；
f、在經(jīng)步驟e處理后的VDMOSFET芯片的第一主面上淀積生長(zhǎng)第二絕緣介質(zhì)層13，同時(shí)，第二絕緣介質(zhì)層13填充于第一金屬層16、第二金屬層18和第三金屬層22之間的間隙；
g、如圖10-a、圖10-b、圖10-c所示，在第二絕緣介質(zhì)層13上進(jìn)行光刻和刻蝕，形成用于淀積源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬的接觸孔，各個(gè)接觸孔具有相同的開口口徑并且相鄰兩個(gè)接觸孔的間距相等；
h、在經(jīng)步驟g處理后的VDMOSFET芯片第一主面涂布光刻膠，然后進(jìn)行光刻形成光刻開口，光刻開口與上述接觸孔重合，并且光刻開口的口徑大于接觸孔的口徑；
1、如圖ΙΙ-a、圖ΙΙ-b、圖1Ι-c所示，在步驟h得到的光刻開口及步驟g得到的接觸孔的開孔內(nèi)淀積金屬，分別形成源極焊球種子金屬20、漏極焊球種子金屬21和柵極焊球種子金屬23 ； j、去除上述第二絕緣介質(zhì)層13表面的光刻膠，露出源極焊球種子金屬20、漏極焊球種子金屬21和柵極焊球種子金屬23，源極焊球種子金屬20、漏極焊球種子金屬21和柵極焊球種子金屬23填充于接觸孔、并且覆蓋接觸孔的邊緣表面；
k、如圖12所示，對(duì)VDMOSFET芯片的第二主面進(jìn)行研磨減薄，使N型襯底4中的通孔15底部暴露于第二主面表面；
1、如圖13所示，在VDMOSFET芯片的第二主面淀積第二主面金屬層17，第二主面金屬層17與通孔15內(nèi)的金屬相連接；
m、如圖2、圖3、圖4所示，在源極焊球種子金屬20、漏極焊球種子金屬21和柵極焊球種子金屬23上進(jìn)行金屬焊球的栽植，形成柵極焊球1、源極焊球2和漏極焊球3 ；
η、對(duì)晶圓片上的所有VDMOSFET芯片進(jìn)行測(cè)試和劃片切割，篩選出良品，并在VDMOSFET芯片的第二主面金屬層上進(jìn)行激光打標(biāo)，最終形成單顆的VDMOSFET成品器件。
[0047] 本發(fā)明所述的功率半導(dǎo)體器件采用先進(jìn)的CSP封裝技術(shù)，而之所以能夠采用CSP封裝是因?yàn)槠骷齻€(gè)電極(柵極、源極、漏極)的焊球都位于芯片的同一平面。本發(fā)明利用VDMOSFET器件截止保護(hù)區(qū)工作時(shí)需要保持一個(gè)和漏極一樣的高電位，從而將內(nèi)部填充有金屬的通孔設(shè)置在了器件的截止保護(hù)區(qū)內(nèi)，一方面確保器件的截止保護(hù)區(qū)可以正常工作，另一方面節(jié)省了原有結(jié)構(gòu)中需要額外再增加設(shè)置通孔區(qū)的面積。在本發(fā)明中，VDMOSFET芯片一圈截止保護(hù)區(qū)當(dāng)中有三個(gè)側(cè)邊設(shè)置了通孔，有一個(gè)側(cè)邊設(shè)置了漏極焊球，這樣可以使得芯片當(dāng)中有足夠多的通孔用于將器件的漏極由芯片背面引至芯片正面，而這些通孔的孔徑尺寸為20 μ m，通孔深寬比大約為10:1，20 μ m的孔徑基本與普通VDMOSFET器件的截止保護(hù)區(qū)寬度相當(dāng)。因此，本發(fā)明結(jié)構(gòu)實(shí)現(xiàn)了在不明顯增加芯片面積的前提下盡可能充分的設(shè)置通孔，確保器件獲得盡可能低的導(dǎo)通電阻(Rdson)，從而加強(qiáng)器件的電流能力。除此以外，本發(fā)明結(jié)構(gòu)中的漏極焊球也設(shè)置于截止保護(hù)區(qū)內(nèi)，這樣，由通孔內(nèi)引出的第一金屬就很容易連接至漏極焊球下的漏極種子金屬，不需要再增加額外的金屬層，并且，漏極焊球與源極焊球之間的間距可以方便的設(shè)置，從而簡(jiǎn)化了設(shè)計(jì)難度，加強(qiáng)了產(chǎn)品的可靠性。
【權(quán)利要求】
1.一種功率半導(dǎo)體器件，在所述功率VDMOSFET半導(dǎo)體器件的俯視平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金屬焊球，VDMOSFET芯片包括有源區(qū)(a)和終端保護(hù)區(qū)(b)，終端保護(hù)區(qū)(b)環(huán)繞包圍有源區(qū)(a)，有源區(qū)(a)包括柵極區(qū)(c)和源極區(qū)(d)，終端保護(hù)區(qū)(b )包括分壓保護(hù)區(qū)(e )和截止保護(hù)區(qū)(f )，截止保護(hù)區(qū)(f )位于VDMOSFET芯片的最外圈、環(huán)繞包圍分壓保護(hù)區(qū)(e);所述金屬焊球包括柵極焊球(I)、源極焊球(2)和漏極焊球(3)，柵極焊球(I)位于柵極區(qū)(C)，源極焊球(2)位于源極區(qū)(d)，漏極焊球(3)位于截止保護(hù)區(qū)(f);其特征是:在所述截止保護(hù)區(qū)(f)設(shè)置有通孔區(qū)，通孔區(qū)內(nèi)包含有多個(gè)硅通孔(g); 在所述功率VDMOSFET半導(dǎo)體器件的截面上，所述VDMOSFET芯片包括第一導(dǎo)電類型襯底和設(shè)置于第一導(dǎo)電類型襯底上表面的第一導(dǎo)電類型外延層，第一導(dǎo)電類型外延層的上表面為VDMOSFET芯片的第一主面，第一導(dǎo)電類型襯底的下表面為VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面設(shè)置第二主面金屬層；在所述源極區(qū)(d)和柵極區(qū)(c)的第一導(dǎo)電類型外延層上部設(shè)置第二導(dǎo)電類型阱區(qū)； 在所述源極區(qū)(d)，VDMOSFET芯片的第一主面上覆蓋源極金屬層(12)，源極金屬層 (12)上表面覆蓋第二金屬層(18)，在第二金屬層(18)上設(shè)置至少一個(gè)源極焊接材料，在第一主面的下方設(shè)置元胞結(jié)構(gòu)；所述源極焊接材料包括源極焊球種子金屬(20)和位于源極焊球種子金屬(20)上的源極焊球(2)； 在所述截止保護(hù)區(qū)(f)，VDMOSFET芯片的第一主面上覆蓋第一絕緣介質(zhì)層(10)，第一絕緣介質(zhì)層(10)的表面覆蓋第一金屬層(16)，第一金屬層(16)上設(shè)置至少一個(gè)漏極焊接材料；所述漏極焊接材料包括漏極焊球種子金屬(21)和位于漏極焊球種子金屬(21)上的漏極焊球(3);所述截止保護(hù)區(qū)(f)的通孔區(qū)包含多個(gè)通孔(15)，通孔(15)由第一絕緣介質(zhì)層(10)的上表面垂直向下伸至第二主面，通孔(15)內(nèi)填充金屬，通孔(15)內(nèi)的金屬分別與第二主面金屬層(17)、第一金屬層(16)電性連接； 在所述柵極區(qū)(c)，VDMOSFET芯片的第一主面上覆蓋第一絕緣介質(zhì)層(10)，第一絕緣介質(zhì)層(10)上表面覆蓋柵極金屬層(19)，在柵極金屬層(19)上表面覆蓋第三金屬層(22)，在第三金屬層(22)上設(shè)置至少一個(gè)柵極焊球材料；所述柵極焊球材料包括柵極焊球種子金屬(23 )和位于柵極焊球種子金屬(23 )上的柵極焊球(I); 所述第一金屬層(16)、第二金屬層(18)和第三金屬層(22)互不相連,并且在第一金屬層(16)、第二金屬層(18)和第三金屬層(22)的表面積和相互之間的空隙覆蓋填充第二絕緣介質(zhì)層(13);所述源極焊球種子金屬(20)、漏極焊球種子金屬(21)和柵極焊球種子金屬(23)位于第二絕緣介質(zhì)層(13)中，源極焊球(2)、漏極焊球(3)和柵極焊球(I)位于第二絕緣介質(zhì)層(13)的上方。
2.如權(quán)利要求1所述的功率半導(dǎo)體器件，其特征是:所述源極焊球(2)和漏極焊球(3)的數(shù)量均不少于柵極焊球(I)的數(shù)量。
3.如權(quán)利要求1所述的功率半導(dǎo)體器件，其特征是:所述截止保護(hù)區(qū)(f)設(shè)置硅通孔(g)的一側(cè)寬度比設(shè)置漏極焊球(3)的一側(cè)寬度窄。
4.如權(quán)利要求1所述的功率半導(dǎo)體器件，其特征是:所述柵極焊球(I)、源極焊球(2)和漏極焊球(3)具有相同的外形尺寸，并且任意兩個(gè)相鄰的金屬焊球之間具有相等的間距。
5.如權(quán)利要求1所述的功率半導(dǎo)體器件，其特征是:在所述截止保護(hù)區(qū)(f)的第一導(dǎo)電類型外延層的上部設(shè)置重?fù)诫s第一導(dǎo)電類型注入層，通孔(15)穿過第一絕緣介質(zhì)層(10)、重?fù)诫s第一導(dǎo)電類型注入層、第一導(dǎo)電類型外延層和第一導(dǎo)電類型襯底至VDMOSFET芯片的第二主面。
6.一種功率半導(dǎo)體器件的制造方法，其特征是，包括以下步驟: a、提供具有第一主面和第二主面的VDMOSFET芯片，VDMOSFET芯片位于由半導(dǎo)體硅材料制成的晶圓片上，晶圓片上包含多個(gè)VDMOSFET芯片； b、在VDMOSFET芯片的截止保護(hù)區(qū)(f)的第一絕緣介質(zhì)層(10)上形成多個(gè)用于通孔刻蝕的掩模窗口，掩模窗口規(guī)則排布； C、通過步驟b得到的掩模窗口，在截止保護(hù)區(qū)(f)內(nèi)刻蝕形成多個(gè)規(guī)則排布的通孔(15)，通孔(15)由第一絕緣介質(zhì)層(10)的上表面垂直向下延伸、伸至第一導(dǎo)電類型襯底的內(nèi)部；所述通孔(15)的深寬比不大于20:1，通孔(15)的開口口徑為10~40Mm; d、在通孔(15)內(nèi)淀積生長(zhǎng)金屬層，金屬層(24)填充通孔(15)并且覆蓋VDMOSFET芯片的第一主面； e、在VDMOSFET芯片第一主面的金屬層(24)上進(jìn)行光刻和刻蝕,形成第一金屬層(16)、第二金屬層(18)和第三金屬層(22),第一金屬層(16)、第二金屬層(18)和第三金屬層(22)兩兩之間互不相連，第一金屬層(16)與通孔(15)內(nèi)的金屬相連接，第二金屬層(18)位于源極金屬層(12)表面，第三金屬層(22)位于柵極金屬層(19)表面； f、在經(jīng)步驟e處理后的VDMOSFET芯片的第一主面上淀積生長(zhǎng)第二絕緣介質(zhì)層(13)，同時(shí)，第二絕緣介質(zhì)層(13)填充于第一金屬層(16)、第二金屬層(18)和第三金屬層(22)之間的間隙； g、在第二絕緣介質(zhì)層(13)上進(jìn)行光刻和刻蝕，形成用于淀積源極焊球種子金屬、漏極焊球種子金屬和柵極焊球種子金屬的接觸孔，各個(gè)接觸孔具有相同的開口口徑并且相鄰兩個(gè)接觸孔的間距相等； h、在經(jīng)步驟g處理后的VDMOSFET芯片第一主面涂布光刻膠，然后進(jìn)行光刻形成光刻開口，光刻開口與上述接觸孔重合，并且光刻開口的口徑大于接觸孔的口徑； 1、在步驟h得到的光刻開口及步驟g得到的接觸孔的開孔內(nèi)淀積金屬，分別形成源極焊球種子金屬(20 )、漏極焊球種子金屬(21)和柵極焊球種子金屬(23 ); j、去除上述第二絕緣介質(zhì)層(13)表面的光刻膠，露出源極焊球種子金屬(20)、漏極焊球種子金屬(21)和柵極焊球種子金屬(23)，源極焊球種子金屬(20)、漏極焊球種子金屬(21)和柵極焊球種子金屬(23)填充于接觸孔、并且覆蓋接觸孔的邊緣表面； k、對(duì)VDMOSFET芯片的第二主面進(jìn)行研磨減薄，使第一導(dǎo)電類型襯底中的通孔(15)底部暴露于第二主面表面； 1、在VDMOSFET芯片的第二主面淀積第二主面金屬層(17)，第二主面金屬層(17)與通孔(15)內(nèi)的金屬相連接； m、在源極焊球種子金屬(20)、漏極焊球種子金屬(21)和柵極焊球種子金屬(23)上進(jìn)行金屬焊球的栽植，形成柵極焊球(I )、源極焊球(2)和漏極焊球(3); η、對(duì)晶圓片上的VDMOSFET芯片進(jìn)行劃片切割，形成單顆的VDMOSFET成品器件。
7.如權(quán)利要求6所 述的功率半導(dǎo)體器件的制造方法，其特征是:所述步驟c中，通孔(15)的深寬比為5:1~15:1。
8.如權(quán)利要求6所述的功率半導(dǎo)體器件的制造方法，其特征是:所述晶圓片的材料包括娃。
9.如權(quán)利要求6所述的功率半導(dǎo)體器件的制造方法，其特征是:所述第一金屬層(16)、第二金屬層(18)和第三金屬層(22)的材料為銅或鎢；所述源極焊球種子金屬(20)、漏極焊球種子金屬(21)和柵極焊球種子金屬(23)的材質(zhì)包括鎢；所述柵極焊球(I)、源極焊球(2)和漏極焊球(3)的材質(zhì)包括錫。
10.如權(quán)利要求6所述的功率半導(dǎo)體器件的制造方法，其特征是:所述第一絕緣介質(zhì)層(10)和第二絕緣介質(zhì)層 (13)的材質(zhì)包括聚酰亞胺。
【文檔編號(hào)】H01L23/482GK103996666SQ201410247892
【公開日】2014年8月20日 申請(qǐng)日期:2014年6月5日 優(yōu)先權(quán)日:2014年6月5日
【發(fā)明者】朱袁正, 葉鵬 申請(qǐng)人:無(wú)錫新潔能股份有限公司