一種eeprom存儲單元的制作方法
【專利摘要】本發(fā)明公開了一種EEPROM存儲單元結(jié)構(gòu)，屬于半導(dǎo)體制造【技術(shù)領(lǐng)域】，所述EEPROM存儲單元結(jié)構(gòu)包括：半導(dǎo)體基底和在半導(dǎo)體基底上形成的MOS電容、多晶硅電容、MOS選擇管、MOS讀取管；所述多晶硅電容的電容值大于所述MOS電容的電容值。所述結(jié)構(gòu)的EEPROM存儲單元工作電壓低，因此能提高其數(shù)據(jù)保存能力，具有高可靠性、耐用性和數(shù)據(jù)安全性。
【專利說明】-種EEPROM存儲單元

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體存儲器件，尤其涉及一種EEPROM存儲器件。

【背景技術(shù)】
[0002] RFID標(biāo)簽?zāi)壳耙褟V泛應(yīng)用于貨物供應(yīng)管理、包裹追蹤識別、物流倉儲、移動商務(wù)、 航空及醫(yī)療服務(wù)等方面。無源RFID標(biāo)簽芯片包括射頻、邏輯和存儲器模塊，其中存儲器模 塊為產(chǎn)品識別、傳輸、目錄清單和用戶信息等提供信息存儲空間?，F(xiàn)有技術(shù)中，EEPROM在讀 操作方面相比鐵電隨機(jī)存取存儲器（Ferroelectric Random Access Memory，F(xiàn)eRAM)具有 競爭優(yōu)勢，這是因?yàn)槠渥x操作不破壞信息、讀后無需重新寫入。此外，其與CMOS工藝的兼容 性也優(yōu)于后者，便于大規(guī)模工業(yè)生產(chǎn)、利于降低成本。
[0003] 無源RFID標(biāo)簽芯片無供電電源，其通過與閱讀器作用時的電磁感應(yīng)來耦合十分 有限的能量?，F(xiàn)有的EEPROM功耗較大，因?yàn)槠鋿艠O結(jié)構(gòu)為由多晶硅控制柵、耦合氧化層、多 晶硅浮柵和隧穿氧化層組成的垂直堆棧結(jié)構(gòu)，該結(jié)構(gòu)帶來的問題是：一、使EEPROM的工作 電壓較高，不利于降低芯片的工作場強(qiáng)、增大讀寫距離；二、EEPROM作為RFID標(biāo)簽芯片的信 息載體，因其現(xiàn)有堆棧結(jié)構(gòu)的電容值小，有時在工作中，隨著工作距離和角度變化時，存在 中間掉電的可能，會造成信息丟失或錯誤寫入。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明針對上述技術(shù)存在的缺陷，所要解決的技術(shù)問題是：提供一種EEPROM存儲 單元，所述結(jié)構(gòu)的EEPROM存儲單元工作電壓低，因此能提高其數(shù)據(jù)保存能力，具有高可靠 性、耐用性和數(shù)據(jù)安全性。
[0005] 為解決上述問題，本發(fā)明提供的一種EEPROM存儲單元，包括：半導(dǎo)體基底和在半 導(dǎo)體基底上形成的M0S電容、多晶硅電容、M0S選擇管、M0S讀取管；所述多晶硅電容的電容 值大于所述M0S電容的電容值。
[0006] 所述的EEPROM存儲單元，其半導(dǎo)體基底可以是P型摻雜的外延硅片；所述M0S電 容是PM0S電容110 ;所述M0S選擇管是NM0S選擇管130 ;所述M0S讀取管是NM0S讀取管 140。
[0007] 所述的EEPROM存儲單元，所述PM0S電容110包括：在p型摻雜的外延硅片100上 離子注入形成η阱112、柵氧化層一 102a、柵氧化層二102b、置于柵氧化層一 102a的浮柵 122a、源漏區(qū)一 114a、源漏區(qū)二114b、置于源漏區(qū)一 114a上的M0S電容接觸孔一 116a和置 于源漏區(qū)二114b上的M0S電容接觸孔二116b，所述浮柵122a作為PM0S電容的上電極，所 述M0S電容接觸孔一 116a和M0S電容接觸孔二116b短接用于連接DL，所述源漏區(qū)一 114a 和源漏區(qū)二114b作為PM0S電容110的下電極；
[0008] 所述NM0S選擇管130包括：p型摻雜的外延硅片100、柵氧化層二102b、置于柵氧 化層一 102a的浮柵122a、漏區(qū)134a、共用源漏區(qū)134b、源區(qū)134c、置于漏區(qū)134a上的NM0S 選擇管接觸孔136、所述NM0S選擇管接觸孔136連接BL，所述共用源漏區(qū)134b既是NM0S 選擇管130的源區(qū)，又是NMOS讀取管140的漏區(qū)。
[0009] 所述NM0S讀取管140包括：p型摻雜的外延硅片100、柵氧化層二102b、置于柵氧 化層二102b上的第一層多晶娃柵122b、共用源漏區(qū)134b、源區(qū)134c和用于置于源區(qū)134c 上的NM0S讀取管接觸孔146,所述NM0S讀取管接觸孔146連接地線；所述共用源漏區(qū)134b 既是NM0S選擇管130的源區(qū)，又是NM0S讀取管140的漏區(qū)；多晶硅柵122b作為NM0S讀取 管140的柵極和RWL相連。
[0010] 所述多晶硅電容120包括：浮柵122a、多晶硅柵124、介質(zhì)層123、置于多晶硅124 上的多晶硅柵接觸孔126,所述浮柵122a用作多晶硅電容120的下極板，所述多晶硅柵124 用作多晶硅電容120的上極板，所述多晶硅柵124通過置于其上的多晶硅柵接觸孔126連 接WWL，所述介質(zhì)層123用作多晶硅電容120上、下極板之間的的介質(zhì)。所述的EEPR0M存儲 單元，所述多晶硅電容120的電容值是PM0S電容110的電容值的10?20倍，優(yōu)選的多晶 硅電容120的電容值是PM0S電容110的電容值的10倍。目前的現(xiàn)有技術(shù)EEPR0M的多晶 硅電容的電容值和PM0S電容的電容值大小相當(dāng)，兩者比值約為1 : 1，因?yàn)閮烧叩慕^緣介質(zhì) 材料、面積和厚度均相同，使得器件操作電壓Vpp = 2' ;采用本發(fā)明技術(shù)方案，可以把多晶 硅電容的面積增大10倍，可以使Vpp = 1. 1%，有效降低了操作電壓。
[0011] 本發(fā)明所述的EEPR0M存儲單元可用于無源RFID標(biāo)簽芯片中。
[0012] 本發(fā)明的有益效果：采用本發(fā)明技術(shù)方案的EEPR0M存儲器操作電壓顯著降低，提 高了其數(shù)據(jù)保存能力，具有高可靠性、耐用性和數(shù)據(jù)安全性。例如，本發(fā)明技術(shù)方案的典型 EEPR0M操作電壓11?12伏，15年的工作壽命，相比較現(xiàn)有技術(shù)中的20伏、10年的工作壽 命，其低電壓、低功耗、可靠性、耐用性和數(shù)據(jù)保存能力有了明顯的提高。

【專利附圖】

【附圖說明】
[0013] 圖1為本發(fā)明實(shí)施例所述的EEPR0M存儲單元的俯視平面圖；
[0014] 圖2為圖1所示的存儲單元沿A-A方向的剖面結(jié)構(gòu)示意圖；
[0015] 圖3為圖1所示的存儲單元沿B-B方向的剖面結(jié)構(gòu)示意圖；
[0016] 圖4為圖1所示的存儲單元沿C-C方向的剖面結(jié)構(gòu)示意圖。
[0017] 圖中，100-P型摻雜的外延硅片，102a-柵氧化層一，102b-柵氧化層二，110-PM0S 電容，112-n阱，114a-源漏區(qū)一，114b-源漏區(qū)二，116a-M0S電容接觸孔一，116b-M0S電容接 觸孔二，120-多晶硅電容，122a-浮柵，123-介質(zhì)層，124-多晶硅柵，126-多晶硅電容接觸 孔，130-NM0S選擇管，134a-漏區(qū)，134b-共用源漏區(qū)，134c-源區(qū)，136-NM0S選擇管接觸孔， 140-NM0S讀取管，146-NM0S讀取管接觸孔。

【具體實(shí)施方式】
[0018] 下面結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整 地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒?發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí) 施例，都屬于本發(fā)明的保護(hù)范圍。
[0019] 實(shí)施例一
[0020] 如圖1所示的一種EEPR0M存儲單元，所述半導(dǎo)體基底是P型摻雜的外延硅片100， 在半導(dǎo)體基底上形成的PMOS電容110、多晶硅電容120、NM0S選擇管130、NM0S讀取管140 ; 所述PM0S電容110包括：在p型摻雜的外延硅片100上離子注入形成η阱112,柵氧化層一 102a、柵氧化層二102b、置于柵氧化層一 102a的浮柵122a、源漏區(qū)一 114a、源漏區(qū)二114b， 置于源漏區(qū)一 114a上的M0S電容接觸孔一 116a和置于源漏區(qū)二114b上的M0S電容接觸孔 二116b，所述浮柵122a作為PM0S電容的上電極，所述M0S電容接觸孔一 116a和M0S電容 接觸孔二116b短接用于連接DL，所述源漏區(qū)一 114a和源漏區(qū)二114b作為PM0S電容110 的下電極。
[0021] 所述NM0S選擇管130包括：p型摻雜的外延硅片100、柵氧化層二102b、置于柵氧 化層一 102a的浮柵122a、漏區(qū)134a、共用源漏區(qū)134b、源區(qū)134c、置于漏區(qū)134a上的NM0S 選擇管接觸孔136、所述NM0S選擇管接觸孔136連接BL，所述共用源漏區(qū)134b既是NM0S 選擇管130的源區(qū)，又是NM0S讀取管140的漏區(qū)。
[0022] 所述NM0S讀取管140包括：p型摻雜的外延硅片100、柵氧化層二102b、置于柵氧 化層二102b上的第一層多晶娃柵122b、共用源漏區(qū)134b、源區(qū)134c和用于置于源區(qū)134c 上的NM0S讀取管接觸孔146,所述NM0S讀取管接觸孔146連接地線；所述共用源漏區(qū)134b 既是NM0S選擇管130的源區(qū)，又是NM0S讀取管140的漏區(qū)；多晶硅柵122b作為NM0S讀取 管140的柵極和RWL相連。
[0023] 所述多晶硅電容120包括：浮柵122a、多晶硅柵124、介質(zhì)層123、置于多晶硅124 上的多晶硅柵接觸孔126,所述浮柵122a用作多晶硅電容120的下極板，所述多晶硅柵124 用作多晶硅電容120的上極板，所述多晶硅柵124通過置于其上的多晶硅柵接觸孔126連 接WWL，所述介質(zhì)層123用作多晶硅電容120上、下極板之間的的介質(zhì)。
[0024] 所述的EEPR0M存儲單元，所述多晶硅電容120的電容值是PM0S電容110的電容 值的10倍。
[0025] 采用本發(fā)明技術(shù)方案的EEPR0M的操作電壓11?12伏，15年的工作壽命，相比較 現(xiàn)有技術(shù)中的20伏、10年的工作壽命，其低電壓、低功耗、可靠性、耐用性和數(shù)據(jù)保存能力 有了明顯的提1?。
【權(quán)利要求】
1. 一種EEPROM存儲單元，包括：半導(dǎo)體基底和在半導(dǎo)體基底上形成的MOS電容、多晶 硅電容、M0S選擇管、M0S讀取管；其特征在于，所述多晶硅電容的電容值大于所述M0S電容 的電容值，所述半導(dǎo)體基底是P型摻雜的外延硅片，所述M0S電容是PM0S電容（110)，所述 M0S選擇管是NM0S選擇管（130)，所述M0S讀取管是NM0S讀取管（140); 所述PM0S電容（110)包括：在p型摻雜的外延硅片（100)上離子注入形成η阱（112)、 柵氧化層一（102a)、柵氧化層二（102b)、置于柵氧化層一（102a)的浮柵（122a)、源漏區(qū)一 (114a)、源漏區(qū)二（114b)、置于源漏區(qū)一（114a)上的M0S電容接觸孔一（116a)和置于源漏 區(qū)二（114b)上的M0S電容接觸孔二（116b)，所述浮柵（122a)作為PM0S電容（110)的上電 極，所述M0S電容接觸孔一（116a)和M0S電容接觸孔二（116b)短接用于連接DL，所述源漏 區(qū)一（114a)和源漏區(qū)二（114b)作為PM0S電容（110)的下電極； 所述NM0S選擇管（130)包括：p型摻雜的外延硅片（100)、柵氧化層二（102b)、置于柵 氧化層一（102a)的浮柵（122a)、漏區(qū)（134a)、共用源漏區(qū)（134b)、源區(qū)（134c)、置于漏區(qū) (134a)上的NM0S選擇管接觸孔（136)、所述NM0S選擇管接觸孔（136)連接BL，所述共用源 漏區(qū)（134b)既是NM0S選擇管（130)的源區(qū)，又是NM0S讀取管（140)的漏區(qū)； 所述NM0S讀取管（140)包括：p型摻雜的外延硅片（100)、柵氧化層二（102b)、置于柵 氧化層二（102b)上的第一層多晶硅柵（122b)、共用源漏區(qū)（134b)、源區(qū)（134c)和用于置 于源區(qū)（134c)上的NM0S讀取管接觸孔（146)，所述NM0S讀取管接觸孔（146)連接地線；所 述共用源漏區(qū)（134b)既是NM0S選擇管（130)的源區(qū)，又是NM0S讀取管（140)的漏區(qū)；多 晶硅柵（122b)作為NM0S讀取管（140)的柵極和RWL相連； 所述多晶娃電容（120)包括：浮柵（122a)、多晶娃柵（124)、介質(zhì)層（123)、置于多晶娃 (124)上的多晶硅柵接觸孔（126)，所述浮柵（122a)用作多晶硅電容（120)的下極板，所述 多晶硅柵（124)用作多晶硅電容（120)的上極板，所述多晶硅柵（124)通過置于其上的多 晶硅柵接觸孔（126)連接WWL，所述介質(zhì)層（123)用作多晶硅電容（120)上、下極板之間的 的介質(zhì)。
2. 如權(quán)利要求1所述的一種EEPROM存儲單元，其特征在于，所述多晶硅電容（120)的 電容值是PM0S電容（110)的電容值的10?20倍。
3. 如權(quán)利要求2所述的一種EEPROM存儲單元，其特征在于，所述多晶硅電容（120)的 電容值是PM0S電容（110)的電容值的10倍。
4. 如權(quán)利要求1-3任一權(quán)利要求所述的EEPROM存儲單元，其特征在于，所述EEPROM存 儲單元可用于無源RFID標(biāo)簽芯片中。
【文檔編號】H01L27/115GK104157653SQ201410394627
【公開日】2014年11月19日 申請日期:2014年8月2日 優(yōu)先權(quán)日:2014年8月2日
【發(fā)明者】陳龍 申請人:安徽展旺電子科技有限公司