檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法
【專利摘要】本發(fā)明公開了一種檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，包含如下步驟：選取樣品芯片，對(duì)樣品芯片的背面進(jìn)行研磨至目標(biāo)層次；采用化學(xué)腐蝕的方法繼續(xù)腐蝕樣品芯片的背面，至絕緣隔離層露出；采用聚焦離子束機(jī)臺(tái)，穿越絕緣層刻蝕出連接通路，并采用鉑金屬進(jìn)行填充，并在連接通路的末端形成焊盤；將樣品芯片轉(zhuǎn)移至手動(dòng)測(cè)試機(jī)臺(tái)，使用接地電位的探針對(duì)焊盤進(jìn)行預(yù)扎針，釋放電荷；對(duì)探針施加相應(yīng)的測(cè)試信號(hào)，進(jìn)行樣品芯片的測(cè)試，檢測(cè)焊盤節(jié)點(diǎn)信號(hào)的變化。上述方法對(duì)多層次金屬互聯(lián)實(shí)現(xiàn)了正反面都可以實(shí)施電位檢測(cè)，改善芯片失效分析水平。
【專利說(shuō)明】檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，特別是指一種集成電路失效分析中，檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法。

【背景技術(shù)】
[0002]隨著集成電路技術(shù)的不斷發(fā)展，芯片的尺寸不斷減少而性能不斷提高，芯片的層次也越來(lái)越多。在產(chǎn)品處于研發(fā)或者制造階段，如果出現(xiàn)異常，量測(cè)內(nèi)部節(jié)點(diǎn)電位來(lái)區(qū)分哪一部分電路有異常變得十分重要。如果量測(cè)節(jié)點(diǎn)處于芯片的頂層或者接近頂層，F(xiàn)IB (聚焦離子束)電路制作連接點(diǎn)比較簡(jiǎn)單；如果量測(cè)節(jié)點(diǎn)處于芯片的底層，由于布線錯(cuò)綜復(fù)雜，由于在制作過(guò)程中要穿過(guò)較多層次，極易發(fā)生短路，F(xiàn)IB變得十分困難。
[0003]如圖1所不,是一個(gè)樣品芯片的金屬互聯(lián)層的剖視圖，IAL?6AL表不不同的金屬互聯(lián)層。圖中位于6AL的量測(cè)節(jié)點(diǎn)A，位于5AL的量測(cè)節(jié)點(diǎn)B，以及位于4AL的量測(cè)節(jié)點(diǎn)C均可以通過(guò)FIB生長(zhǎng)焊盤的方式進(jìn)行信號(hào)的監(jiān)測(cè)，但是量測(cè)節(jié)點(diǎn)D、E和F，由于其上方被上層的4AL、5AL、6AL金屬互聯(lián)層所遮蔽，F(xiàn)IB如果向下刻蝕觸及量測(cè)節(jié)點(diǎn)D、E和F，必須穿透上層金屬，這樣已經(jīng)發(fā)生短路，量測(cè)變得毫無(wú)意義。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，實(shí)現(xiàn)對(duì)芯片內(nèi)部低層的電位檢測(cè)。
[0005]為解決上述問(wèn)題，本發(fā)明所述的檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，包含如下步驟:
[0006]第一步，選取樣品芯片，對(duì)樣品芯片的背面進(jìn)行研磨至目標(biāo)層次；
[0007]第二步，采用化學(xué)腐蝕的方法繼續(xù)腐蝕樣品芯片的背面，至絕緣隔離層露出；
[0008]第三步，采用聚焦離子束機(jī)臺(tái)，穿越絕緣層刻蝕出連接通路，并采用鉬金屬進(jìn)行填充，并在連接通路的末端形成焊盤；
[0009]第四步，將樣品芯片轉(zhuǎn)移至手動(dòng)測(cè)試機(jī)臺(tái)，使用接地電位的探針對(duì)焊盤進(jìn)行預(yù)扎針，釋放電荷；
[0010]第五步，對(duì)探針施加相應(yīng)的測(cè)試信號(hào)，進(jìn)行樣品芯片的測(cè)試，檢測(cè)焊盤節(jié)點(diǎn)信號(hào)的變化。
[0011]進(jìn)一步地，所述第一至五步的樣品芯片為封裝好的芯片；若為裸芯片，需先進(jìn)行封裝，之后再進(jìn)行后續(xù)步驟。
[0012]進(jìn)一步地，所述第一步，根據(jù)樣品芯片厚度，粗磨掉5?200 μ m,保留2?20 μ m。
[0013]進(jìn)一步地，所述第二步，絕緣隔離層優(yōu)選為區(qū)域較大的位置，大于10x10 μ m2。
[0014]進(jìn)一步地,所述第三步,鉬金屬填充采用100pA束流,填充深度以及截面積隨通孔大小而定；鉬金屬焊盤的長(zhǎng)度為10?100 μ m,寬度為10?100 μ m,厚度為0.4?I μ m,生長(zhǎng)面積根據(jù)絕緣隔離區(qū)面積優(yōu)化調(diào)整。
[0015]本發(fā)明所述的檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，采用傳統(tǒng)設(shè)備，通過(guò)粗磨、化學(xué)腐蝕、聚焦離子束等常規(guī)工藝手段，實(shí)現(xiàn)對(duì)芯片正反面均可以進(jìn)行節(jié)點(diǎn)電位的檢測(cè)，改善芯片失效分析水平。

【專利附圖】

【附圖說(shuō)明】
[0016]圖1是多層金屬互聯(lián)層的剖視圖。
[0017]圖2是樣品芯片封裝體不意圖。
[0018]圖3是樣品芯片背面粗磨示意圖。
[0019]圖4是樣品芯片背面化學(xué)腐蝕示意圖。
[0020]圖5是樣品芯片背面聚焦離子束工藝示意圖。
[0021]圖6是樣品芯片背面焊盤進(jìn)行預(yù)扎針?lè)烹娛疽鈭D。
[0022]圖7是本發(fā)明檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的步驟流程圖。

【具體實(shí)施方式】
[0023]本發(fā)明所述的檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，包含如下步驟:
[0024]第一步，選取樣品芯片，樣品芯片為封裝好的芯片，若為裸芯片，需先進(jìn)行封裝之后再進(jìn)行后續(xù)步驟。如圖2及圖3所示，對(duì)于封裝的形式?jīng)]有要求，各種封裝均可。對(duì)樣品芯片的背面進(jìn)行研磨至目標(biāo)層次，根據(jù)樣品芯片厚度，粗磨掉5?200 μ m,保留2?20 μ m。
[0025]第二步，采用化學(xué)腐蝕的方法繼續(xù)腐蝕樣品芯片的背面，至絕緣隔離層露出；如圖4所示(為方便說(shuō)明，與圖2、圖3不同，圖4將樣品芯片進(jìn)行的180度翻轉(zhuǎn)使得樣品芯片的背面朝上，同樣圖5、6也進(jìn)行了翻轉(zhuǎn))，絕緣隔離層有的是LOCOS (局部氧化層)，或者是STI，受限于探針的針尖尺寸，最好選擇隔離區(qū)面積較大的位置，一般都在ΙΟχΙΟμπι2以上。
[0026]第三步，采用聚焦離子束機(jī)臺(tái)，穿越絕緣層刻蝕出連接通路，并采用鉬金屬進(jìn)行填充。鉬金屬填充采用100pA束流，填充深度以及截面積隨通孔大小而定；在通孔鉬金屬的末端形成焊盤。鉬金屬焊盤的長(zhǎng)度為10?100 μ m,寬度為10?100 μ m,厚度為0.4?I μ m，如圖5所示，圖中兩個(gè)焊盤分別對(duì)應(yīng)量測(cè)節(jié)點(diǎn)D和F。生長(zhǎng)面積根據(jù)絕緣隔離區(qū)面積優(yōu)化，如絕緣隔離區(qū)面積夠大的話可以將生長(zhǎng)面積也適當(dāng)調(diào)大。
[0027]第四步，將樣品芯片轉(zhuǎn)移至手動(dòng)測(cè)試機(jī)臺(tái)，由于在生長(zhǎng)焊盤的過(guò)程中積累了較多的電荷，因此，先用接地電位的探針對(duì)各個(gè)焊盤進(jìn)行預(yù)扎針，釋放電荷，如圖6所示。
[0028]第五步，對(duì)探針施加相應(yīng)的測(cè)試信號(hào)，進(jìn)行樣品芯片的常規(guī)測(cè)試，檢測(cè)焊盤節(jié)點(diǎn)信號(hào)的變化。
[0029]以上僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限定本發(fā)明。對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，其特征在于:包含如下步驟: 第一步，選取樣品芯片，對(duì)樣品芯片的背面進(jìn)行研磨至目標(biāo)層次； 第二步，采用化學(xué)腐蝕的方法繼續(xù)腐蝕樣品芯片的背面，至絕緣隔離層露出； 第三步，采用聚焦離子束機(jī)臺(tái)，穿越絕緣層刻蝕出連接通路，并采用鉬金屬進(jìn)行填充，并在連接通路的末端形成焊盤； 第四步，將樣品芯片轉(zhuǎn)移至手動(dòng)測(cè)試機(jī)臺(tái)，使用接地電位的探針對(duì)焊盤進(jìn)行預(yù)扎針，釋放電荷； 第五步，對(duì)探針施加相應(yīng)的測(cè)試信號(hào)，進(jìn)行樣品芯片的測(cè)試，檢測(cè)焊盤節(jié)點(diǎn)信號(hào)的變化。
2.如權(quán)利要求1所述的檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，其特征在于:所述第一至五步的樣品芯片為封裝好的芯片；若為裸芯片，需先進(jìn)行封裝，之后再進(jìn)行后續(xù)步驟。
3.如權(quán)利要求1所述的檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，其特征在于:所述第一步，根據(jù)樣品芯片厚度，粗磨掉5?200 μ m，保留2?20 μ m。
4.如權(quán)利要求1所述的檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，其特征在于:所述第二步，絕緣隔離層優(yōu)選為區(qū)域較大的位置，大于10x10 μ m2。
5.如權(quán)利要求1所述的檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法，其特征在于:所述第三步，鉬金屬填充采用100pA束流，填充深度以及截面積隨通孔大小而定；鉬金屬焊盤的長(zhǎng)度為10?.100 μ m,寬度為10?100 μ m,厚度為0.4?I μ m，生長(zhǎng)面積根據(jù)絕緣隔離區(qū)面積優(yōu)化調(diào)整。
【文檔編號(hào)】H01L21/66GK104319245SQ201410482675
【公開日】2015年1月28日 申請(qǐng)日期:2014年9月19日 優(yōu)先權(quán)日:2014年9月19日
【發(fā)明者】馬香柏 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司