一種溝槽型半導體功率器件的制造方法
【專利摘要】本發(fā)明公開了一種可以減小芯片面積的溝槽型半導體功率器件的制造方法，主要步驟包括：1)提供具有第一導電類型外延層的表面為第一主面和第一導電類型襯底的表面為第二主面的半導體基板；2)在第一主面上通過淀積或熱生長形成積淀一層場氧化層；3)選擇性地掩蔽和刻蝕場氧化層，形成環(huán)繞半導體基板中心的場氧化層；4)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區(qū)域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜。本發(fā)明通過第3)和4)步，在終端P阱即終端保護區(qū)的P阱中刻蝕出浮置的分壓溝槽，使得所述半導體功率器件在反向耐壓時，該分壓溝槽可同時承受一定的壓降，從而減少了P阱的壓降和P阱外側(cè)底部的電場強度，提高了器件的可靠性。
【專利說明】一種溝槽型半導體功率器件的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體功率器件的制造方法，尤其涉及到一種溝槽型半導體功率器件的制造方法。

【背景技術(shù)】
[0002]半導體功率器件(M0S管)的導通電阻和擊穿特性是決定產(chǎn)品性能的兩個重要指標。而在不影響器件性能的前提下，如何通過改變器件的內(nèi)部結(jié)構(gòu)和制造工藝來降低成本是設(shè)計者最主要的任務(wù)。
[0003]如圖8所示，傳統(tǒng)的半導體功率器件，在其終端保護結(jié)構(gòu)中，通常只有P型深阱，由于在P型深阱的外側(cè)底部A處會造成電場密集，從而形成局部大電場，使得器件的可靠性降低。這樣，在制作耐壓值超過100伏的產(chǎn)品時，P型深阱的外側(cè)底部A處的局部大電場會造成器件提前擊穿，反向耐壓達不到設(shè)計目標值。為此，設(shè)計人員在圖8所示的半導體功率器件的基礎(chǔ)上，增加了至少一個P型深阱，形成圖9所示的雙P型深阱結(jié)構(gòu)來提高擊穿電壓。但是，增加P型深阱的數(shù)量，就勢必會增大芯片的面積，這樣就增加了所述半導體功率器件的成本，削弱了其市場競爭力。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是:提供一種可以減小芯片面積、從而降低制造成本的溝槽型半導體功率器件的制造方法。
[0005]為了解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是:溝槽型半導體功率器件的制造方法，其步驟為:
[0006]I)在第一導電類型襯底上生長第一導電類型外延層，形成半導體基板，第一導電類型外延層的表面為第一主面，第一導電類型襯底的表面為第二主面；
[0007]2)在第一主面上通過淀積或熱生長形成積淀一層場氧化層；
[0008]3)選擇性地掩蔽和刻蝕場氧化層，形成環(huán)繞半導體基板中心的場氧化層；
[0009]4)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區(qū)域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜；
[0010]5)刻蝕第一主面，形成單胞溝槽、分壓溝槽和柵極引出槽；
[0011]6)在所述的單胞溝槽、分壓溝槽和柵極引出槽內(nèi)壁上生長絕緣氧化層；
[0012]7)去除所述半導體基板第一主面上的硬掩膜以及單胞溝槽、分壓溝槽和柵極引出槽各自內(nèi)壁的絕緣氧化層；
[0013]8)在單胞溝槽、分壓溝槽和柵極引出槽各自內(nèi)壁上生長絕緣柵氧化層；
[0014]9)在第一主面上、單胞溝槽、分壓溝槽和柵極引出槽內(nèi)同時淀積導電多晶硅；
[0015]10)刻蝕導電多晶硅；去除第一主面上的導電多晶硅；
[0016]11)在第一主面上注入第二導電類型雜質(zhì)離子，通過熱處理形成第二導電類型層；
[0017]12)在第一主面的相應(yīng)位置光刻出第一導電類型雜質(zhì)的注入?yún)^(qū)域，并注入第一導電類型雜質(zhì)離子，通過熱處理形成第一導電類型注入層；
[0018]13)在第一主面上積淀絕緣介質(zhì)層；
[0019]14)光刻引出孔區(qū)域，刻蝕絕緣介質(zhì)層，在第一主面上形成引出孔；
[0020]15)在第一主面上及引出孔內(nèi)淀積金屬層，光刻出引線區(qū)域，刻蝕形成金屬引線；
[0021]16)在第二主面上進行基板研磨并淀積金屬，形成所述半導體功率器件的背面電極。
[0022]在所述的步驟14)中，在刻蝕絕緣介質(zhì)層后，刻蝕引出孔區(qū)域的單晶硅，并注入第二導電類型雜質(zhì)。
[0023]本發(fā)明的有益效果是:本發(fā)明所述的制造方法，分壓溝槽和單胞溝槽同時形成，不需要增加額外的工藝步驟，從而降低了整個器件的制造成本。采用該制造方法制得的溝槽型半導體功率器件，在終端P阱即終端保護區(qū)的P阱中設(shè)置了浮置的分壓溝槽，在反向耐壓時，該分壓溝槽可同時承受一定的壓降，從而減少了 P阱的壓降和P阱外側(cè)底部的電場強度，提高了器件的可靠性，且在100V耐壓以上的溝槽型半導體功率器件中并不需要增加P阱的數(shù)量，從而降低了芯片的面積約30?70%，降低了整個器件的材料成本。

【專利附圖】

【附圖說明】
[0024]圖1為N溝槽型功率MOS器件的結(jié)構(gòu)示意圖。
[0025]圖2為半導體基板的局部剖視結(jié)構(gòu)示意圖。
[0026]圖3為在第一主面上選擇性地積淀場氧化層之后的局部結(jié)構(gòu)示意圖。
[0027]圖4為在第一主面上刻蝕出單胞溝槽、分壓溝槽和柵極引出槽，在單胞溝槽、分壓溝槽和柵極引出槽內(nèi)同時淀積導電多晶硅，在第一主面上選擇性地注入第二導電類型雜質(zhì)離子，通過熱處理形成第二導電類型層之后的局部結(jié)構(gòu)示意圖。
[0028]圖5為選擇性地光刻出第一導電類型雜質(zhì)的注入?yún)^(qū)域，并注入第一導電類型雜質(zhì)離子，通過熱處理形成第一導電類型注入層的局部結(jié)構(gòu)示意圖。
[0029]圖6為在第一主面上積淀絕緣介質(zhì)層，然后，光刻引出孔區(qū)域，刻蝕絕緣介質(zhì)層，在第一主面上形成引出孔的局部結(jié)構(gòu)示意圖。
[0030]圖7為圖1的A-A剖視方向的局部結(jié)構(gòu)示意圖。
[0031]圖1至圖7中的附圖標記:1、單胞，2、有源區(qū)，3、終端保護區(qū)，4、分壓環(huán)，5、截止環(huán)，6、N型襯底，7、N型外延層，9、單胞溝槽，12、柵極引出槽，13、分壓溝槽，14、導電多晶硅，15、場氧化層，171、P型分壓阱，172,P型截止阱，173,P型單胞阱，18、N型注入層，19、絕緣介質(zhì)層,21、柵極金屬板,22、截止環(huán)金屬板,23、背面電極,24、源極金屬板,31、柵極引出槽,32、截止環(huán)引出槽，33、源極引出孔，34、光刻膠。
[0032]圖8為【背景技術(shù)】所述單P型深阱半導體功率器件的局部結(jié)構(gòu)示意圖。
[0033]圖9為【背景技術(shù)】所述雙P型深阱半導體功率器件的局部結(jié)構(gòu)示意圖。

【具體實施方式】
[0034]下面結(jié)合附圖1至圖7，以N溝槽型功率MOS器件為例詳細描述溝槽型半導體功率器件的制造方法，其步驟為:
[0035]I)在重摻雜的N型襯底6上生長輕摻雜的N型外延層7，形成以N型外延層7表面作為第一主面和以N型襯底6表面作為第二主面的半導體基板一參見圖2所示；
[0036]2)在第一主面上通過淀積或熱生長積淀一層場氧化層；
[0037]3)利用光刻膠選擇性地掩蔽和刻蝕場氧化層，形成環(huán)繞半導體基板中心的場氧化層15 參見圖3所不；
[0038]4)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區(qū)域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜；
[0039]5)刻蝕第一主面，形成單胞溝槽9、分壓溝槽13和柵極引出槽12 ；
[0040]6)在所述的單胞溝槽9、分壓溝槽13和柵極引出槽12的內(nèi)壁上生長絕緣氧化層；
[0041]7)去除所述半導體基板第一主面上的硬掩膜以及單胞溝槽9、分壓溝槽13和柵極引出槽12各自內(nèi)壁上的絕緣氧化層；
[0042]8)在單胞溝槽9、分壓溝槽13和柵極引出槽12各自內(nèi)壁上生長絕緣柵氧化層；
[0043]9)在第一主面上、單胞溝槽9、分壓溝槽13和柵極引出槽12內(nèi)同時淀積導電多晶硅14 ；
[0044]10)刻蝕導電多晶硅14 ;去除第一主面上的導電多晶硅14——參見圖4所示；
[0045]11)在第一主面上注入P型雜質(zhì)離子，通過熱處理分別形成P型單胞阱173、P型分壓阱171和P型截止阱172 ；
[0046]12)利用光刻膠34在第一主面的相應(yīng)位置光刻出N型雜質(zhì)的注入?yún)^(qū)域，并注入N型雜質(zhì)離子，通過熱處理形成N型注入層18—參見圖5所示；
[0047]13)在第一主面上積淀絕緣介質(zhì)層19——參見圖6所示；
[0048]14)光刻引出孔區(qū)域，刻蝕絕緣介質(zhì)層19，在第一主面上形成引出孔一參見圖6所示；
[0049]15)在第一主面上及引出孔內(nèi)淀積金屬層，光刻出引線區(qū)域，刻蝕形成金屬引線參見圖7所不；
[0050]16)在第二主面上進行基板研磨并淀積金屬，形成所述半導體功率器件的背面電極23——參見圖7所示。
[0051]在所述的步驟14)中，還可以在刻蝕絕緣介質(zhì)層19后，刻蝕引出孔區(qū)域的單晶硅，并注入第二導電類型雜質(zhì)。
[0052]采用本發(fā)明所述的制造方法制造P溝槽型半導體功率器件時，只需將上述的N型襯底6換成P型襯底、N型外延層7換成P型外延層、P型層換成N型層、N型注入層18換成P型注入層即可。
[0053]采用上述方法制得的N溝槽型半導體功率器件，其結(jié)構(gòu)包括:作為第一導電類型襯底的N型襯底6及設(shè)置在N型襯底6上的作為第一導電類型外延層的N型外延層7構(gòu)成的半導體基板，N型外延層7的表面為第一主面，N型襯底6的表面為第二主面，第一主面上設(shè)置有位于中心區(qū)域的有源區(qū)2、以及位于有源區(qū)2外圍的終端保護區(qū)3，第一主面上覆蓋有絕緣介質(zhì)層19，終端保護區(qū)3內(nèi)設(shè)置有一個分壓環(huán)4和一個位于分壓環(huán)4外圍的截止環(huán)5 ;該分壓環(huán)4包括:設(shè)置在N型外延層7頂部的P型分壓阱171，P型分壓阱171中浮置有一對環(huán)狀的分壓溝槽13，分壓溝槽13的寬度在0.2?2微米之間，通常為0.5微米，分壓溝槽13之間的距離在0.5?20微米之間，通常為1.5微米，分壓溝槽13的內(nèi)壁生長有絕緣柵氧化層，分壓溝槽13中設(shè)置有導電多晶硅14 ;所述的截止環(huán)5包括:設(shè)置在N型外延層7頂部的P型截止阱172，P型截止阱172的右側(cè)頂部設(shè)置有N型注入層18，該N型注入層18中開設(shè)有截止環(huán)引出槽32，該截止環(huán)引出槽32深入到P型截止阱172中，截止環(huán)引出槽32安裝有截止環(huán)金屬板22，其設(shè)置方式為:截止環(huán)金屬板22的底部設(shè)置有與截止環(huán)引出槽32相配合的插腳，插腳插入截止環(huán)引出槽32中；所述的第二主面上設(shè)置有漏極(屬于常規(guī)技術(shù)，圖中未畫出)；所述的第一主面的有源區(qū)2內(nèi)設(shè)置有若干個相互貫通的單胞溝槽9，單胞溝槽9內(nèi)淀積有導電多晶硅14，所有單胞溝槽9內(nèi)的導電多晶硅14聯(lián)成整體；N型外延層7的頂部除了設(shè)置有P型分壓阱171和P型截止阱172這兩個P型層之外，還設(shè)置有與單胞溝槽9相對應(yīng)的P型單胞阱173，P型單胞阱173的上部設(shè)置有與單胞溝槽9外壁接觸的N型注入層18 ;單胞溝槽9的兩側(cè)沿著單胞溝槽9分別開設(shè)有若干個源極引出孔33 ;所述的有源區(qū)2內(nèi)覆蓋有源極金屬板24，源極金屬板24從絕緣介質(zhì)層19表面通過源極引出孔33伸入到P型單胞阱173中，源極金屬板24形成所述的半導體功率器件的源極；所述的有源區(qū)2與終端保護區(qū)3之間設(shè)置有與單胞溝槽9相連通的柵極引出槽12，柵極引出槽12與離柵極引出槽12最近的分壓溝槽13之間的距離在0.5-20微米之間，通常為2微米，該柵極引出槽12的內(nèi)壁上生長有絕緣柵氧化層，柵極引出槽12內(nèi)設(shè)置有與單胞溝槽9內(nèi)的導電多晶硅14相連接的導電多晶硅14，柵極引出槽12的頂部通過柵極引出槽31設(shè)置有柵極金屬板21，柵極金屬板21從絕緣介質(zhì)層19表面伸入柵極引出槽12內(nèi)，與柵極引出槽12內(nèi)的導電多晶硅14相連接，形成所述半導體器件的柵極。所述的絕緣介質(zhì)層19為硅氧化物，最好是摻雜硼磷的硅氧化物；所述的若干個源極引出孔33可以由一個溝槽來替代。
[0054]上述的結(jié)構(gòu)中采用了兩個分壓溝槽13，事實上，分壓溝槽13的數(shù)量可根據(jù)實際需要來確定。
【權(quán)利要求】
1.一種溝槽型半導體功率器件的制造方法，其步驟為: 1)在第一導電類型襯底上生長第一導電類型外延層，形成半導體基板，第一導電類型外延層的表面為第一主面，第一導電類型襯底的表面為第二主面； 2)在第一主面上通過淀積或熱生長形成積淀一層場氧化層； 3)選擇性地掩蔽和刻蝕場氧化層，形成環(huán)繞半導體基板中心的場氧化層； 4)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區(qū)域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜； 5)刻蝕第一主面，形成單胞溝槽、分壓溝槽和柵極引出槽； 6)在所述的單胞溝槽、分壓溝槽和柵極引出槽內(nèi)壁上生長絕緣氧化層； 7)去除所述半導體基板第一主面上的硬掩膜以及單胞溝槽、分壓溝槽和柵極引出槽各自內(nèi)壁的絕緣氧化層； 8)在單胞溝槽、分壓溝槽和柵極引出槽各自內(nèi)壁上生長絕緣柵氧化層； 9)在第一主面上、單胞溝槽、分壓溝槽和柵極引出槽內(nèi)同時淀積導電多晶硅； 10)刻蝕導電多晶硅；去除第一主面上的導電多晶硅； 11)在第一主面上注入第二導電類型雜質(zhì)離子，通過熱處理形成第二導電類型層； 12)在第一主面的相應(yīng)位置光刻出第一導電類型雜質(zhì)的注入?yún)^(qū)域，并注入第一導電類型雜質(zhì)離子，通過熱處理形成第一導電類型注入層； 13)在第一主面上積淀絕緣介質(zhì)層； 14)光刻引出孔區(qū)域，刻蝕絕緣介質(zhì)層，在第一主面上形成引出孔； 15)在第一主面上及引出孔內(nèi)淀積金屬層，光刻出引線區(qū)域，刻蝕形成金屬引線； 16)在第二主面上進行基板研磨并淀積金屬，形成所述半導體功率器件的背面電極。
2.根據(jù)權(quán)利要求1所述的溝槽型半導體功率器件的制造方法，其特征在于:在所述的步驟14)中，在刻蝕絕緣介質(zhì)層后，刻蝕引出孔區(qū)域的單晶硅，并注入第二導電類型雜質(zhì)。
【文檔編號】H01L29/78GK104409359SQ201410719813
【公開日】2015年3月11日 申請日期:2014年12月2日 優(yōu)先權(quán)日:2014年12月2日
【發(fā)明者】侯宏偉, 丁磊 申請人:張家港凱思半導體有限公司