晶圓級半導體器件的制作方法
【專利摘要】本實用新型提供了一種晶圓級半導體器件，包括晶圓級基片；形成于基片表面且并聯(lián)設(shè)置的多個串聯(lián)組，每一串聯(lián)組包括串聯(lián)設(shè)置的多個并聯(lián)組，每一并聯(lián)組包括并聯(lián)設(shè)置的多個單胞，其中每一單胞均是由直接生長于所述基片表面的半導體層加工形成的獨立功能單元；以及，導線，其至少電性連接于每一串聯(lián)組中的兩個選定并聯(lián)組之間，用以使所有串聯(lián)組的導通電壓基本一致。本實用新型的器件結(jié)構(gòu)簡單，且其制程簡單便捷、低成本，良品率高，適于規(guī)模化制造和應(yīng)用。
【專利說明】晶圓級半導體器件
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種半導體器件，特別涉及一種大功率、大面積晶圓級半導體器 件，該晶圓級半導體器件系在一片晶圓上所形成的多個單胞串并聯(lián)連接的器件，其無須切 割分離即能使用。
【背景技術(shù)】
[0002] 近年來，人們對LED照明的功率提出了越來越高的要求。為獲得大功率光源，當前 業(yè)界通常是將以傳統(tǒng)工藝制成的多個小尺寸LED芯片集成組裝于一個器件中。而作為其中 一種典型的方案，參考CN103137643A、CN103107250A等，\人員通過將多個小尺寸LED芯 片通過粘接等方式固定組裝在一基底上，并采用一定的電路形式將該多個LED芯片電性連 接，從而形成大功率LED器件。藉由此類工藝，誠然可以獲得大功率LED器件，但其中必不 可少的芯片封裝、系統(tǒng)集成及安裝工序等操作均非常繁復，因而使得器件的總制造成本急 劇提升，限制了大功率LED器件的推廣應(yīng)用。
[0003] 增加LED器件芯片的面積是實現(xiàn)大功率LED的最直接也是最易想到的途徑，然而 現(xiàn)實中卻幾乎無人按照這種方式去生產(chǎn)大功率LED器件，其原因就在于產(chǎn)品的良率太低。 對于半導體器件來講，芯片的良率與芯片面積有極大的關(guān)系，通?？梢杂霉剑?)來表示：
[_4]
【權(quán)利要求】
1. 一種晶圓級半導體器件，其特征在于，包括： 晶圓級基片； 形成于基片表面且并聯(lián)設(shè)置的多個串聯(lián)組，每一串聯(lián)組包括串聯(lián)設(shè)置的多個并聯(lián)組， 每一并聯(lián)組包括并聯(lián)設(shè)置的多個單胞，其中每一單胞均是由直接生長于所述基片表面的半 導體層加工形成的獨立功能單元；以及， 導線，其至少電性連接于每一串聯(lián)組中的一個選定并聯(lián)組與所述半導體器件的一個電 極之間和/或兩個選定并聯(lián)組之間，用以使所有串聯(lián)組的導通電壓基本一致。
2. 根據(jù)權(quán)利要求1所述的晶圓級半導體器件，其特征在于，形成于基片表面的所有單 胞包括多個正常單胞和多個冗余單胞，該多個正常單胞被排布為并聯(lián)設(shè)置的多個多級單元 組，任一多級單元組包括串聯(lián)設(shè)置的多個第一并聯(lián)組，并且任一多級單元組中選定的Μ個 第一并聯(lián)組還與Ν個第二并聯(lián)組串聯(lián)形成一串聯(lián)組， 其中，任一第一并聯(lián)組包括并聯(lián)設(shè)置的多個正常單胞，任一第二并聯(lián)組包括并聯(lián)設(shè)置 的多個冗余單胞，Μ為正整數(shù)，Ν為0或正整數(shù)。
3. 根據(jù)權(quán)利要求1所述的晶圓級半導體器件，其特征在于，至少一串聯(lián)組中還設(shè)有至 少一匹配電阻。
4. 根據(jù)權(quán)利要求2所述的晶圓級半導體器件，其特征在于，至少一多級單元組中選定 的兩個以上第一并聯(lián)組直接經(jīng)過導線與至少一第二并聯(lián)組串聯(lián)形成串聯(lián)組。
5. 根據(jù)權(quán)利要求1所述的晶圓級半導體器件，其特征在于，它還包括與基片密封連接 的冷卻結(jié)構(gòu)，并且該基片第二表面的選定區(qū)域暴露于該冷卻結(jié)構(gòu)中的冷卻介質(zhì)流通腔體 內(nèi)，該選定區(qū)域至少與分布有該多個單胞的基片第一表面的區(qū)域?qū)?yīng)。
6. 根據(jù)權(quán)利要求1所述的晶圓級半導體器件，其特征在于，它還包括與基片密封連接 的冷卻結(jié)構(gòu)，并且該多個單胞均暴露于該冷卻結(jié)構(gòu)中的冷卻介質(zhì)流通腔體內(nèi)。
7. 根據(jù)權(quán)利要求1所述的晶圓級半導體器件，其特征在于，所述晶圓級基片的直徑在2 英寸以上。
8. 根據(jù)權(quán)利要求1所述的晶圓級半導體器件，其特征在于，所述串聯(lián)組的導通電壓為 110V、220V 或 380V。
9. 根據(jù)權(quán)利要求1-8中任一項所述的晶圓級半導體器件，其特征在于，所述晶圓級半 導體器件包括半導體激光器、LED或二極管。
【文檔編號】H01L27/15GK203871335SQ201420043692
【公開日】2014年10月8日 申請日期:2014年1月23日 優(yōu)先權(quán)日:2014年1月23日
【發(fā)明者】蔡勇, 張亦斌, 徐飛 申請人:中國科學院蘇州納米技術(shù)與納米仿生研究所