一種芯片中添加電容的分布結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型提出一種芯片中添加電容的分布結(jié)構(gòu)，芯片上各個(gè)電路模塊之間的空缺位置分布設(shè)置有若干個(gè)電容；這些電路模塊根據(jù)工作頻率區(qū)分定義為高速電路和低速電路，根據(jù)工作功耗區(qū)分定義為高功耗電路和低功耗電路；若干個(gè)電容根據(jù)反應(yīng)速度區(qū)分定義為高速電容和低速電容，根據(jù)單位面積電容值區(qū)分定義為單位容值相對較大的電容和單位容值相對較小的電容；所述高速電容放置在緊鄰高速電路的周圍，單位容值相對較大的電容放置在緊鄰高功耗電路的周圍，其它電容放置在芯片上剩余的空缺位置。本實(shí)用新型能夠提高芯片的穩(wěn)定性，避免高速電路因?yàn)殡娫吹牟▌訉?dǎo)致電路工作不正常；能夠提高工作電源的穩(wěn)定性，減少電源的波動。
【專利說明】—種芯片中添加電容的分布結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種芯片中添加電容的分布結(jié)構(gòu)。
【背景技術(shù)】
[0002]如圖1所示，圖中含CAP字符的模塊代表電容，含Circuit字符的模塊代表電路。在芯片的設(shè)計(jì)和生產(chǎn)中，根據(jù)情況通常會在電路之間的空隙插入電容，主要是給芯片電路中的中各種不同電源作為濾波電容使用。一般情況，電容的一端接電源，另一端接地。
[0003]因?yàn)殡娙莸念愋筒煌?，它的最小尺寸會有區(qū)別。我們發(fā)現(xiàn)，目前芯片上添加濾波電容大多只是在電路的空隙間根據(jù)空間的大小，不加區(qū)別地隨意添加電容，而沒有對電容和電路的類型加以區(qū)分對待。由此存在以下缺點(diǎn):芯片中的某些聞速電路或聞耗電電路對電源的穩(wěn)定性要求很高，電源很小的波動都會影響這些電路的正常工作；如果在高速電路旁邊加入的是速度很慢的電容，當(dāng)電源收到干擾時(shí)，會由于電容不能及時(shí)反應(yīng)而不能濾掉電源受到的干擾，而導(dǎo)致這些高速電路工作不穩(wěn)定，甚至出錯(cuò)。高功耗電路模塊旁放置的電容容值不夠時(shí)，會有很大的電源波動。
實(shí)用新型內(nèi)容
[0004]為了解決傳統(tǒng)方案芯片中添加電容導(dǎo)致的電源波動較大、高速電路工作不穩(wěn)定等問題，本實(shí)用新型提出一種新的芯片中添加電容的分布結(jié)構(gòu)。
[0005]本實(shí)用新型的基本方案思路是:將芯片中的電路模塊進(jìn)行分類區(qū)分，主要是按照電路模塊的工作頻率以及功耗進(jìn)行分類；然后將要添加的電容按單位面積的容值、反應(yīng)速度等進(jìn)行分類區(qū)分；最后，確定電容與電路模塊的匹配關(guān)系，將電容放置在相應(yīng)的電路模塊周圍。
[0006]這種在芯片中添加電容的方法，具體包括以下步驟:
[0007](I)按照工作頻率(速度)以及耗電量對芯片中的電路模塊進(jìn)行分類區(qū)分
[0008]1.1)按照工作頻率劃分電路
[0009]芯片中工作頻率相對較高的電路定義為高速電路，工作頻率相對較低的電路定義為低速電路；
[0010]1.2)按照工作功耗劃分電路
[0011 ] 芯片中工作功耗相對較高的電路定義為高功耗電路，工作功耗相對較低的電路定義為低功耗電路；
[0012](2)按照反應(yīng)速度、單位面積的容值對要添加的電容進(jìn)行分類區(qū)分
[0013]2.1)按照反應(yīng)速度劃分電容
[0014]在可用的電容中，反應(yīng)速度相對較快的電容定義為高速電容，反應(yīng)速度相對較慢的電容定義為低速電容；
[0015]2.2)按照單位面積電容值劃分電容
[0016]在可用的電容中，劃分出單位容值相對較大的電容、單位容值相對較小的電容；[0017](3)將分類后的電容加入到電路中
[0018]3.1)將聞速電容放置在緊鄰聞速電路的周圍；
[0019]3.2)將單位容值相對較大的電容放置在緊鄰高功耗電路的周圍；
[0020]若某電路既作為高速電路也作為高功耗電路，但沒有兼具高速和單位容值相對較大的電容，則優(yōu)先考慮滿足高速電路，采用高速電容；
[0021]3.3)將其它電容放置在芯片上剩余的空缺位置；
[0022](4)將放置好的電容分別連接相應(yīng)模塊的電源線和地線。
[0023]采用上述方法得到的添加電容的分布結(jié)構(gòu)，芯片上各個(gè)電路模塊之間的空缺位置分布設(shè)置有若干個(gè)電容；其特殊之處在于:這些電路模塊根據(jù)工作頻率區(qū)分定義為高速電路和低速電路，根據(jù)工作功耗區(qū)分定義為高功耗電路和低功耗電路；若干個(gè)電容根據(jù)反應(yīng)速度區(qū)分定義為高速電容和低速電容，根據(jù)單位面積電容值區(qū)分定義為單位容值相對較大的電容和單位容值相對較小的電容；所述高速電容放置在緊鄰高速電路的周圍，單位容值相對較大的電容放置在緊鄰高功耗電路的周圍，其它電容放置在芯片上剩余的空缺位置。
[0024]對于某類芯片來說(例如DRAM芯片)，上述的高速電路可以認(rèn)為是延遲鎖相環(huán)電路和/或時(shí)鐘樹電路，所述的聞功耗電路可以認(rèn)為是I/O電路。
[0025]對于某類芯片來說(例如DRAM芯片)，上述的高速電容可以認(rèn)為是N阱NMOS管電容，所述的單位容值相對較大的電容可以認(rèn)為是堆棧電容和/或溝槽電容。
[0026]本實(shí)用新型的優(yōu)點(diǎn):
[0027]本實(shí)用新型提供了與傳統(tǒng)方案明顯不同的添加電容的分布結(jié)構(gòu)，尤其是高功耗電路的外圍電容分布，直觀地體現(xiàn)了芯片元器件分布結(jié)構(gòu)的顯著特點(diǎn)。
[0028]采用本實(shí)用新型的方案，能夠提高芯片的穩(wěn)定性，避免高速電路因?yàn)殡娫吹牟▌訉?dǎo)致電路工作不正常；能夠提高工作電源的穩(wěn)定性，減少電源的波動；并更有效和有針對性地添加電容。
【專利附圖】

【附圖說明】
[0029]圖1為傳統(tǒng)方案的示意圖。
[0030]圖2為本實(shí)用新型的一個(gè)實(shí)施例示意圖。
【具體實(shí)施方式】
[0031]下面參照圖2，對本實(shí)用新型做進(jìn)一步的闡述。在芯片中添加電容的方法，具體可以按照以下步驟進(jìn)行:
[0032]1.將芯片中的電路模塊進(jìn)行分類區(qū)分，按照電路模塊的工作頻率(速度)以及耗電量進(jìn)行分類
[0033]1.1按照工作頻率劃分電路
[0034]例如DLL (Delay Lock Loop)延遲鎖相環(huán)電路、CLK Tree (Clock Tree)時(shí)鐘樹電路(也可以理解為時(shí)鐘驅(qū)動電路或時(shí)鐘處理電路)，可以定義為高速電路；
[0035]其它工作頻率相對較低的電路定義為低速電路；
[0036]1.2按照工作功耗劃分電路
[0037]例如I/O (Input/output)電路(輸入輸出電路)通?？梢远x為高功耗電路；[0038]這里I/O電路具體形式例如O⑶(Off Chip Driver)電路(片上輸出驅(qū)動電路)和RCV (Receiver)電路(接收電路)；
[0039]其它工作功耗相對較低的電路定義為低功耗電路；
[0040]2.將要添加的電容按單位面積的容值、反應(yīng)速度等分類區(qū)分
[0041]2.1按照工作速度劃分電容
[0042]反應(yīng)速度快的電容定義為高速電容，例如Ncapnwell MOS管電容(N阱NMOS管用作電容)，因?yàn)樵贜阱中的NMOS管工作在積累區(qū)，所以它的反應(yīng)速度非?？欤?br> [0043]其它反應(yīng)速度相對較慢的電容定義為低速電容；
[0044]2.2按照單位面積電容值劃分電容
[0045]例如SC Cap (Stack capacitance)(堆棧電容)、Trench Cap (溝槽電容)，可以視為單位面積電容值大的電容；
[0046]其他單位容值一般的電容；
[0047]3.將分類后的電容加入到電路中
[0048]3.1將聞速電容放置在緊鄰聞速電路的周圍；
[0049]3.2將單位面積電容值大的電容放置在緊鄰高功耗電路的周圍；
[0050]若某電路既作為高速電路也作為高功耗電路，但沒有兼具高速和單位面積電容值大的電容，則優(yōu)先考慮滿足高速電路，采用高速電容；
[0051]3.3將其它電容放置在剩余的空缺位置；
[0052]4.將放置好的電容分別連接相應(yīng)模塊的電源線和地線。
[0053]圖2中顯示了簡單的高速、低速電路電容的放置關(guān)系，同理，高低功耗以及高低單位面積容值的電路電容放置關(guān)系與圖2所示相似。
[0054]以上所述的高速、高功耗電路以及反應(yīng)速度快、單位面積電容值大的電容，只是相對的概念。并不僅限于上述實(shí)施例中提到的具體類型。
[0055]例如，在某些芯片的設(shè)計(jì)中，并沒有以上實(shí)施例提到的這幾種類型的電路，譬如只有譯碼電路和分頻電路，那么可以將芯片中工作頻率相對較高的電路定義為高速電路，將芯片中功耗相對較聞的電路定義為聞功耗電路。
[0056]在某些芯片的制造工藝中可用的電容只有MOS管和金屬電容，由于通常MOS管的反應(yīng)速度和單位容值均優(yōu)于金屬電容，因此，可以將厚柵MOS管或薄柵MOS管均定義為高速電容，同時(shí)MOS管也定義為單位面積電容值大的電容。
【權(quán)利要求】
1.一種芯片中添加電容的分布結(jié)構(gòu)，芯片上各個(gè)電路模塊之間的空缺位置分布設(shè)置有若干個(gè)電容；其特征在于:這些電路模塊根據(jù)工作頻率區(qū)分定義為高速電路和低速電路，根據(jù)工作功耗區(qū)分定義為高功耗電路和低功耗電路；若干個(gè)電容根據(jù)反應(yīng)速度區(qū)分定義為高速電容和低速電容，根據(jù)單位面積電容值區(qū)分定義為單位容值相對較大的電容和單位容值相對較小的電容；所述高速電容放置在緊鄰高速電路的周圍，單位容值相對較大的電容放置在緊鄰高功耗電路的周圍，其它電容放置在芯片上剩余的空缺位置。
2.根據(jù)權(quán)利要求1所述的芯片中添加電容的分布結(jié)構(gòu)，其特征在于:所述的高速電路為延遲鎖相環(huán)電路和/或時(shí)鐘樹電路，所述的高功耗電路為I/O電路。
3.根據(jù)權(quán)利要求1所述的芯片中添加電容的分布結(jié)構(gòu)，其特征在于:所述的高速電容為N阱NMOS管電容，所述的單位容值相對較大的電容為堆棧電容和/或溝槽電容。
【文檔編號】H01L27/02GK203800047SQ201420149627
【公開日】2014年8月27日 申請日期:2014年3月28日 優(yōu)先權(quán)日:2014年3月28日
【發(fā)明者】李曉駿 申請人:西安華芯半導(dǎo)體有限公司