一種ldmos-scr類叉指結構的高壓esd保護器件的制作方法
【專利摘要】一種LDMOS-SCR類叉指結構的高壓ESD保護器件，可用于片上高壓IC的ESD保護電路。主要由P型襯底、N型埋層、N阱、P阱、若干個P+注入?yún)^(qū)、若干個N+注入?yún)^(qū)、多晶硅雙柵和若干場氧隔離區(qū)構成。該ESD保護器件可在高壓ESD脈沖作用下，形成兩條由LDMOS-SCR結構并聯(lián)構成的ESD電流泄放路徑。該電流泄放路徑均以寄生的NPN管和P阱電阻為公共支路，以降低器件的電子發(fā)射率，提高維持電壓和ESD魯棒性。另一方面，通過在器件內(nèi)部設計一個寄生的NPN晶體管控制一個浮空LDMOS結構，既可以降低LDMOS-SCR器件的電子發(fā)射率，提高維持電壓；又能增強浮空LDMOS結構的N型導電溝道的電流泄放能力，提高器件的ESD魯棒性。
【專利說明】一種LDMOS-SCR類叉指結構的高壓ESD保護器件

【技術領域】
[0001]本發(fā)明屬于集成電路的靜電保護領域，涉及一種高壓ESD保護器件，具體涉及一種具有高維持電壓強ESD魯棒性的高壓ESD保護器件，可用于提高片上高壓IC ESD保護的可靠性。

【背景技術】
[0002]隨著功率集成技術的快速發(fā)展，電子產(chǎn)品日益小型化、復雜化，移動硬盤、閃存卡、USB接口和智能手機顯示觸摸屏等的需求量不斷增大，片上高壓IC產(chǎn)品的可靠性問題也日益突出。如閃存卡突然間無法讀取數(shù)據(jù)，USB接口無法進行數(shù)據(jù)通訊，顯示觸摸屏突然黑屏等可靠性問題越來越引起關注。這些高壓IC產(chǎn)品中接口處的片上IC的高壓ESD保護，是整個電路系統(tǒng)ESD防護設計中的技術難點。
[0003]當前大部分高壓ESD保護器件難以滿足高壓IC對ESD保護方案的諸多要求:如既要有高于工作電壓的維持電壓，又要有盡量低于柵氧擊穿電壓的觸發(fā)電壓，同時還要能通過IEC6001-4-2的ESD保護標準。簡而言之，現(xiàn)有的高壓ESD保護方案缺乏能夠滿足窄小ESD窗口、抗閂鎖和強魯棒性的ESD保護器件。而且，由于許多高壓IC產(chǎn)品常工作在比較“惡劣”的環(huán)境下(如高電壓、大電流、強電磁干擾、頻繁插拔及高低溫工作環(huán)境等)，使它們的ESD保護設計需要考慮更多因素，集中體現(xiàn)在片上高壓ESD保護器件需要具有良好的抗電磁干擾能力，以及ESD保護單元需要具有良好的防誤觸發(fā)能力、抗閂鎖能力和強魯棒性等綜合性能。雖然已有部分高壓ESD保護方案陸續(xù)被提出，如LDMOS-SCR結構的強ESD魯棒性保護方案和DeMOS結構的耐高壓保護方案等。但是一方面由于ESD保護設計受被保護電路的工作特點的限制，另一方面受消費電子對靜電防護水平不斷提升的需求，片上高壓IC的ESD保護設計難以突破已有技術的瓶頸。


【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有ESD保護方案存在的技術缺陷，本發(fā)明實例設計了一種LDMOS-SCR類叉指結構的高壓ESD保護器件，充分利用LDMOS器件耐高壓和SCR器件魯棒性強、導通電阻小的特點，通過設計器件結構及合理控制器件的關鍵特征參數(shù)，可提高器件的維持電壓和二次失效電流，實現(xiàn)具有低導通電阻、抗閂鎖和強ESD魯棒性的高可靠性片上高壓IC的ESD保護。
[0005]本發(fā)明通過以下技術方案實現(xiàn):
[0006]1、一種LDMOS-SCR類叉指結構的高壓ESD保護器件，其特征在于:主要由P型襯底、N型埋層、第一 N講、第一 P阱和第二 N阱，第一場氧隔離區(qū)、第一 N+注入?yún)^(qū)、第二場氧隔離區(qū)、第一 P+注入?yún)^(qū)、第三場氧隔離區(qū)、第一多晶硅柵、第二 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第三N+注入?yún)^(qū)、第二多晶硅柵、第四場氧隔離區(qū)、第三P+注入?yún)^(qū)、第五場氧隔離區(qū)、第四N+注入?yún)^(qū)和第六場氧隔離區(qū)構成；
[0007]在所述P型襯底上設有所述N型埋層；所述N型埋層可增強器件內(nèi)部電場的均勻分布，以提高器件的ESD魯棒性；
[0008]在所述N型埋層上從左到右依次設有所述第一 N阱、所述第一 P阱和所述第二 N講；
[0009]所述N型埋層必須完全覆蓋所述第一 P阱，所述第一 N阱的右側與所述第一 P阱的左側相連，所述第一 P阱的右側與所述第二 N阱的左側相連；
[0010]在所述第一 N阱上從左到右依次設有所述第一場氧隔離區(qū)、所述第一 N+注入?yún)^(qū)、所述第二場氧隔離區(qū)、所述第一 P+注入?yún)^(qū)；
[0011]所述第一場氧隔離區(qū)的左側與所述第一 N阱的左側邊緣相連，所述第一場氧隔離區(qū)的右側與所述第一 N+注入?yún)^(qū)的左側相連，所述第一 N+注入?yún)^(qū)的右側與所述第二場氧隔離區(qū)的左側相連，所述第二場氧隔離區(qū)的右側與所述第一 P+注入?yún)^(qū)的左側相連；
[0012]在所述第一 P阱上從左到右依次設有所述第一多晶硅柵、所述第二 N+注入?yún)^(qū)、所述第二 P+注入?yún)^(qū)、所述第三N+注入?yún)^(qū)和所述第二多晶硅柵，所述第三場氧隔離區(qū)橫跨在所述第一 N阱和所述第一 P阱的表面部分區(qū)域上，所述第一 P+注入?yún)^(qū)的右側與所述第三場氧隔離區(qū)的左側相連，所述第三場氧隔離區(qū)的左側部分覆蓋在所述第一 N阱的表面部分區(qū)域上，所述第三場氧隔離區(qū)的右側部分覆蓋在所述第一多晶硅柵的表面部分區(qū)域上；
[0013]所述第一多晶硅柵的左側與所述第一 P阱的左側邊緣相連，所述第一多晶硅柵的右側與所述第二 N+注入的左側相連，所述第二 N+注入?yún)^(qū)的右側與所述第二 P+注入?yún)^(qū)的左側相連，所述第二 P+注入?yún)^(qū)的右側與所述第三N+注入?yún)^(qū)的左側相連，所述第三N+注入?yún)^(qū)的右側與所述第二多晶硅柵的左側相連，所述第二多晶硅柵的右側與所述第一 P阱的右側邊緣相連；
[0014]在所述第二 N阱上從左到右依次設有所述第三P+注入?yún)^(qū)、所述第五場氧隔離區(qū)、所述第四N+注入?yún)^(qū)和所述第六場氧隔離區(qū)；
[0015]所述第四場氧隔離區(qū)橫跨在所述第一 P阱和所述第二 N阱的表面部分區(qū)域上，所述第四場氧隔離區(qū)的左側部分覆蓋在所述第二多晶硅的表面部分區(qū)域上，所述第四場氧隔離區(qū)的右側部分覆蓋在所述第二 N阱的表面部分區(qū)域上；
[0016]所述第四場氧隔離區(qū)的右側與所述第三P+注入?yún)^(qū)的左側相連，所述第三P+注入?yún)^(qū)的右側與所述第五場氧隔離區(qū)的左側相連，所述第五場氧隔離區(qū)的右側與所述第四N+注入?yún)^(qū)的左側相連，所述第四N+注入?yún)^(qū)的右側與所述第六場氧隔離區(qū)的左側相連，所述第六場氧隔離區(qū)的右側與所述第二 N阱的右側邊緣相連；
[0017]所述第一 N+注入?yún)^(qū)通過接觸孔與金屬層1的第一金屬層相連，所述第一 P+注入?yún)^(qū)通過接觸孔與金屬層1的第二金屬層相連，所述第一多晶硅柵通過接觸孔與金屬層1的第三金屬層相連，所述第二 N+注入?yún)^(qū)通過接觸孔與金屬層1的第四金屬層相連，所述第二P+注入?yún)^(qū)通過接觸孔與金屬層1的第五金屬層相連，所述第二多晶硅柵通過接觸孔與金屬層1的第六金屬層相連，所述第三P+注入?yún)^(qū)通過接觸孔與金屬層1的第七金屬層相連，所述第四N+注入?yún)^(qū)通過接觸孔與金屬層1的第八金屬層相連，金屬層1的所述第一金屬層、所述第二金屬層、所述第三金屬層、所述第四金屬層、所述第五金屬層、所述第六金屬層、所述第七金屬層、所述第八金屬層分別覆蓋在所述第一 N+注入?yún)^(qū)、所述第一 P+注入?yún)^(qū)、所述第一多晶硅柵、所述第二 N+注入?yún)^(qū)、所述第二 P+注入?yún)^(qū)、所述第二多晶硅柵、所述第三P+注入?yún)^(qū)、和所述第四N+注入?yún)^(qū)的表面區(qū)域上；
[0018]在金屬層2的第九金屬層上設有金屬通孔，金屬層I的所述第一金屬層、所述第二金屬層、所述第七金屬層和所述八金屬層均通過所述金屬通孔與金屬層2的所述第九金屬層相連，所述金屬通孔與第一焊盤相連，用作器件的陽極；在金屬層2的第十金屬層上設有金屬通孔，金屬層I的所述第三金屬層、所述第四金屬層和所述第五金屬層、所述第六金屬層均通過所述金屬通孔與金屬層2的所述第十金屬層相連，所述金屬通孔與第二焊盤相連，用作器件的陰極；
[0019]當高壓ESD脈沖的正極與器件的所述陽極相連，高壓ESD脈沖的負極與器件的所述陰極相連時，一方面由所述第一 N+注入?yún)^(qū)、所述第一 P+注入?yún)^(qū)、所述第三場氧隔離區(qū)、所述第一多晶硅柵、所述第二 N+注入?yún)^(qū)、所述第二 P+注入?yún)^(qū)、所述第一 N阱和所述第一 P阱構成第一 LDMOS-SCR結構的ESD電流路徑；另一方面由所述第三P+注入?yún)^(qū)、所述第四N+注入?yún)^(qū)、所述第四場氧隔離區(qū)、所述第二多晶硅柵、所述第三N+注入?yún)^(qū)、所述第二 P+注入?yún)^(qū)、所述第二 N+注入?yún)^(qū)、所述第一 P阱和所述第二 N阱構成第二 LDM0S-SCR結構的ESD電流泄放路徑，且由所述第二 N+注入?yún)^(qū)、所述第二 P+注入?yún)^(qū)和所述第三N+注入?yún)^(qū)構成一寄生NPN管，由所述第三N+注入?yún)^(qū)、所述第二多晶硅柵、所述第四場氧隔離區(qū)、所述第一 P阱、所述第二 N阱和所述第四N+注入?yún)^(qū)構成一浮空LDMOS結構，所述NPN管可控制所述浮空LDMOS結構的電子發(fā)射率，提高維持電壓，由所述第一 LDM0S-SCR結構和所述第二 LDM0S-SCR結構構成兩條并聯(lián)的ESD電流路徑，可提高器件的ESD魯棒性。
[0020]由所述第二 P+注入?yún)^(qū)和所述第一 P阱構成一寄生的電阻R2，由所述第二 N+注入?yún)^(qū)、所述第一 P阱和所述第一 N阱構成一寄生的晶體管T2，由所述第一 P+注入?yún)^(qū)、所述第一N阱和所述第一 P阱構成一寄生的晶體管Tl，由所述第一 N+注入?yún)^(qū)和所述第一 N阱構成一寄生的電阻R1，由所述第一 P阱、所述第二 N阱和所述第三P+注入?yún)^(qū)構成一寄生的晶體管T4，由所述第四N+注入?yún)^(qū)和所述第二 N阱構成一寄生的電阻R3，由所述第二 N+注入?yún)^(qū)、所述第二 P+注入?yún)^(qū)和所述第三N+注入?yún)^(qū)構成一寄生的晶體管T3，由所述第三N+注入?yún)^(qū)、所述第二多晶硅柵、所述第四場氧隔離區(qū)、所述第一 P阱、所述第二 N阱和所述第四N+注入?yún)^(qū)構成所述浮空LDMOS結構，所述電阻Rl的第一引腳、所述電阻R3的第一引腳、所述晶體管Tl的發(fā)射極和所述晶體管T4的發(fā)射極均與器件的所述陽極相連，所述電阻Rl的第二引腳、所述電阻R3的第二引腳、所述晶體管Tl的基極、所述晶體管T4的基極和所述晶體管T2的集電極均與所述浮空LDMOS結構的漏極相連，所述晶體管Tl的集電極、所述晶體管T2的基極、所述晶體管T4的集電極和所述晶體管T3的基極、所述晶體管T3的發(fā)射極和所述浮空LDMOS結構的襯底均與所述電阻R2的第一引腳相連，所述晶體管T3的集電極與所述浮空LDMOS結構的源極相連，所述寄生電阻R2的第二引腳、所述晶體管T2的發(fā)射極和所述浮空LDMOS結構的柵極均與器件的所述陰極相連，在正向ESD脈沖作用下，所述電阻R2、所述晶體管T2、所述晶體管Tl、所述電阻Rl形成所述第一 LDM0S-SCR結構，所述電阻R2、所述晶體管T2、所述晶體管T3、所述浮空LDMOS結構與所述晶體管T4、所述電阻R3形成所述第二 LDM0S-SCR結構，所述第一 LDM0S-SCR結構和所述第二 LDM0S-SCR結構均共用所述晶體管T2的發(fā)射極，可降低所述第一 LDM0S-SCR結構和所述第二 LDM0S-SCR結構的電子發(fā)射率，提高維持電壓和ESD魯棒性。
[0021]本發(fā)明實施例器件充分利用了 SCR開啟速度快、二次擊穿電流大(強魯棒性)、導通電阻小與LDMOS耐高壓、電流泄放能力強的優(yōu)點，在此基礎上，通過設計器件的內(nèi)部結構及合理控制器件的關鍵特征參數(shù)，提高了器件的維持電壓和ESD魯棒性。
[0022]與現(xiàn)有技術相比，本發(fā)明實施例器件不僅具有一定的高壓耐擊穿能力，又提高了維持電壓，和二次失效電流，降低了導通電阻、增強了 ESD電流泄放能力。改正了以往LDMOS高壓保護器件魯棒性弱、響應速度緩慢、易閂鎖等缺點，可更好地實現(xiàn)片上高壓IC的ESD保護需求。

【專利附圖】

【附圖說明】
[0023]圖1是本發(fā)明實施例的內(nèi)部結構剖面示意圖；
[0024]圖2是本發(fā)明實施例用于高壓ESD保護的電路連接圖；
[0025]圖3是本發(fā)明實施例在正向ESD脈沖作用下的內(nèi)部等效電路；

【具體實施方式】
[0026]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0027]本發(fā)明提出了一種具有LDMOS-SCR類叉指結構的高壓ESD保護器件，因其內(nèi)部結構的特殊設計及關鍵特征參數(shù)的合理控制，本發(fā)明實施例器件既有SCR結構ESD保護器件的開啟速度快、導通電阻小、二次擊穿電流大的優(yōu)點；又通過寄生NPN管控制浮空LDMOS結構的的電子發(fā)射率，調(diào)節(jié)器件的維持電壓。還通過引入LDMOS-SCR類叉指結構，降低了器件的導通電阻，實現(xiàn)具有強ESD魯棒性的高性能ESD保護。此外，還有利于通過堆疊技術，擴大本發(fā)明實施例器件的應用范圍。
[0028]如圖1所示，一種LDMOS-SCR類叉指結構的高壓ESD保護器件，其特征在于:主要由P型襯底101、N型埋層102、第一 N阱103、第一 P阱104和第二 N阱105，第一場氧隔離區(qū)106、第一 N+注入?yún)^(qū)107、第二場氧隔離區(qū)108、第一 P+注入?yún)^(qū)109、第三場氧隔離區(qū)110、第一多晶硅柵111、第二 N+注入?yún)^(qū)112、第二 P+注入?yún)^(qū)113、第三N+注入?yún)^(qū)114、第二多晶硅柵115、第四場氧隔離區(qū)116、第三P+注入?yún)^(qū)117、第五場氧隔離區(qū)118、第四N+注入?yún)^(qū)119和第六場氧隔離區(qū)120構成；
[0029]在所述P型襯底101上設有所述N型埋層102 ;所述N型埋層102可增強器件內(nèi)部電場的均勻分布，以提高器件的ESD魯棒性；對在無所述N型埋層的半導體制備工藝平臺上制備本發(fā)明實例，也可去除所述N型埋層102，下述本發(fā)明實施例器件的制備流程也可在所述P型襯底101或P型外延上實現(xiàn)；
[0030]在所述N型埋層102上從左到右依次設有所述第一 N阱103、所述第一 P阱104和所述第二 N阱105 ;
[0031 ] 所述N型埋層102必須完全覆蓋所述第一 P阱104，所述第一 N阱103的右側與所述第一 P阱104的左側相連，所述第一 P阱104的右側與所述第二 N阱105的左側相連；
[0032]在所述第一 N阱103上從左到右依次設有所述第一場氧隔離區(qū)106、所述第一 N+注入?yún)^(qū)107、所述第二場氧隔離區(qū)108、所述第一 P+注入?yún)^(qū)109 ;
[0033]所述第一場氧隔離區(qū)106的左側與所述第一 N阱103的左側邊緣相連，所述第一場氧隔離區(qū)106的右側與所述第一 N+注入?yún)^(qū)107的左側相連，所述第一 N+注入?yún)^(qū)107的右側與所述第二場氧隔離區(qū)108的左側相連，所述第二場氧隔離區(qū)108的右側與所述第一P+注入?yún)^(qū)109的左側相連；
[0034]在所述第一 P阱104上從左到右依次設有所述第一多晶硅柵111、所述第二 N+注入?yún)^(qū)112、所述第二 P+注入?yún)^(qū)113、所述第三N+注入?yún)^(qū)114和所述第二多晶硅柵115，所述第三場氧隔離區(qū)110橫跨在所述第一 N阱103和所述第一 P阱104的表面部分區(qū)域上，所述第一 P+注入?yún)^(qū)109的右側與所述第三場氧隔離區(qū)110的左側相連，所述第三場氧隔離區(qū)110的左側部分覆蓋在所述第一 N阱103的表面部分區(qū)域上，所述第三場氧隔離區(qū)110的右側部分覆蓋在所述第一多晶硅柵111的表面部分區(qū)域上；
[0035]所述第一多晶硅柵111的左側與所述第一 P阱104的左側邊緣相連，所述第一多晶硅柵111的右側與所述第二 N+注入112的左側相連，所述第二 N+注入?yún)^(qū)112的右側與所述第二 P+注入?yún)^(qū)113的左側相連，所述第二 P+注入?yún)^(qū)113的右側與所述第三N+注入?yún)^(qū)114的左側相連，所述第三N+注入?yún)^(qū)114的右側與所述第二多晶硅柵115的左側相連，所述第二多晶硅柵115的右側與所述第一 P阱104的右側邊緣相連；
[0036]在所述第二 N阱105上從左到右依次設有所述第三P+注入?yún)^(qū)117、所述第五場氧隔離區(qū)118、所述第四N+注入?yún)^(qū)119和所述第六場氧隔離區(qū)120 ;
[0037]所述第四場氧隔離區(qū)116橫跨在所述第一 P阱104和所述第二 N阱105的表面部分區(qū)域上，所述第四場氧隔離區(qū)116的左側部分覆蓋在所述第二多晶硅115的表面部分區(qū)域上，所述第四場氧隔離區(qū)116的右側部分覆蓋在所述第二 N阱105的表面部分區(qū)域上；
[0038]所述第四場氧隔離區(qū)116的右側與所述第三P+注入?yún)^(qū)117的左側相連，所述第三P+注入?yún)^(qū)117的右側與所述第五場氧隔離區(qū)118的左側相連，所述第五場氧隔離區(qū)118的右側與所述第四N+注入?yún)^(qū)119的左側相連，所述第四N+注入?yún)^(qū)119的右側與所述第六場氧隔離區(qū)120的左側相連，所述第六場氧隔離區(qū)120的右側與所述第二 N阱105的右側邊緣相連；
[0039]如圖2所示，所述第一 N+注入?yún)^(qū)107通過接觸孔與金屬層1的第一金屬層201相連，所述第一 P+注入?yún)^(qū)109通過接觸孔與金屬層1的第二金屬層202相連，所述第一多晶硅柵111通過接觸孔與金屬層1的第三金屬層203相連，所述第二 N+注入?yún)^(qū)112通過接觸孔與金屬層1的第四金屬層204相連，所述第二 P+注入?yún)^(qū)113通過接觸孔與金屬層1的第五金屬層205相連，所述第二多晶娃柵115通過接觸孔與金屬層1的第六金屬層206相連，所述第三P+注入?yún)^(qū)117通過接觸孔與金屬層1的第七金屬層207相連，所述第四N+注入?yún)^(qū)119通過接觸孔與金屬層1的第八金屬層208相連，金屬層1的所述第一金屬層201、所述第二金屬層202、所述第三金屬層203、所述第四金屬層204、所述第五金屬層205、所述第六金屬層206、所述第七金屬層207、所述第八金屬層208分別覆蓋在所述第一 N+注入?yún)^(qū)107、所述第一 P+注入?yún)^(qū)109、所述第一多晶硅柵111、所述第二 N+注入?yún)^(qū)112、所述第二 P+注入?yún)^(qū)113、所述第二多晶硅柵115、所述第三P+注入?yún)^(qū)117、和所述第四N+注入?yún)^(qū)119的表面區(qū)域上；
[0040]在金屬層2的第九金屬層209上設有金屬通孔210，金屬層1的所述第一金屬層201、所述第二金屬層202、所述第七金屬層207和所述八金屬層208均通過所述金屬通孔210與金屬層2的所述第九金屬層209相連，所述金屬通孔210與第一焊盤相連，用作器件的陽極；在金屬層2的第十金屬層211上設有金屬通孔212，金屬層1的所述第三金屬層203、所述第四金屬層204和所述第五金屬層205、所述第六金屬層206均通過所述金屬通孔212與金屬層2的所述第十金屬層211相連，所述金屬通孔212與第二焊盤相連，用作器件的陰極；
[0041]當高壓ESD脈沖的正極與器件的所述陽極相連，高壓ESD脈沖的負極與器件的所述陰極相連時，一方面由所述第一 N+注入?yún)^(qū)107、所述第一 P+注入?yún)^(qū)109、所述第三場氧隔離區(qū)110、所述第一多晶硅柵111、所述第二 N+注入?yún)^(qū)112、所述第二 P+注入?yún)^(qū)113、所述第一 N阱103和所述第一 P阱104構成第一 LDMOS-SCR結構的ESD電流路徑；另一方面由所述第三P+注入?yún)^(qū)117、所述第四N+注入?yún)^(qū)119、所述第四場氧隔離區(qū)116、所述第二多晶硅柵115、所述第三N+注入?yún)^(qū)114、所述第二 P+注入?yún)^(qū)113、所述第二 N+注入?yún)^(qū)112、所述第一P阱104和所述第二 N阱105構成第二 LDMOS-SCR結構的ESD電流泄放路徑，且所述第二N+注入?yún)^(qū)112、所述第二 P+注入?yún)^(qū)113和所述第三N+注入?yún)^(qū)114構成一寄生NPN管，由所述第三N+注入?yún)^(qū)114、所述第二多晶硅柵115、所述第四場氧隔離區(qū)116、所述第一 P阱104、所述第二 N阱105和所述第四N+注入?yún)^(qū)119構成一浮空LDMOS結構，所述NPN管可控制所述浮空LDMOS結構的電子發(fā)射率，提高維持電壓，由所述第一 LDMOS-SCR結構和所述第二LDMOS-SCR結構構成的ESD電流路徑可提高器件的ESD魯棒性。
[0042]如圖3所示，由所述第二 P+注入?yún)^(qū)112和所述第一 P阱104構成一寄生的電阻R2，由所述第二 N+注入?yún)^(qū)112、所述第一 P阱104和所述第一 N阱103構成一寄生的晶體管T2，由所述第一 P+注入?yún)^(qū)109、所述第一 N阱103和所述第一 P阱104構成一寄生的晶體管Tl，由所述第一 N+注入?yún)^(qū)107和所述第一 N阱103構成一寄生的電阻R1，由所述第一P阱104、所述第二 N阱105和所述第三P+注入?yún)^(qū)117構成一寄生的晶體管T4，由所述第四N+注入?yún)^(qū)119和所述第二 N阱105構成一寄生的電阻R3，由所述第二 N+注入?yún)^(qū)112、所述第二 P+注入?yún)^(qū)113和所述第三N+注入?yún)^(qū)114構成一寄生的晶體管T3，由所述第三N+注入?yún)^(qū)114、所述第二多晶硅柵115、所述第四場氧隔離區(qū)116、所述第一 P阱104、所述第二N阱105和所述第四N+注入?yún)^(qū)119構成所述浮空LDMOS結構，所述電阻Rl的第一引腳、所述電阻R3的第一引腳、所述晶體管Tl的發(fā)射極和所述晶體管T4的發(fā)射極均與器件的所述陽極相連，所述電阻Rl的第二引腳、所述電阻R3的第二引腳、所述晶體管Tl的基極、所述晶體管T4的基極和所述晶體管T2的集電極均與所述浮空LDMOS結構的漏極相連，所述晶體管Tl的集電極、所述晶體管T2的基極、所述晶體管T4的集電極和所述晶體管T3的基極、所述晶體管T3的發(fā)射極和所述浮空LDMOS結構的襯底均與所述電阻R2的第一引腳相連，所述晶體管T3的集電極與所述浮空LDMOS結構的源極相連，所述寄生電阻R2的第二引腳、所述晶體管T2的發(fā)射極和所述浮空LDMOS結構的柵極均與器件的所述陰極相連，在正向ESD脈沖作用下，所述電阻R2、所述晶體管T2、所述晶體管Tl、所述電阻Rl形成所述第一LDMOS-SCR結構，所述電阻R2、所述晶體管T2、所述晶體管T3、所述浮空LDMOS結構與所述晶體管T4、所述電阻R3形成所述第二 LDMOS-SCR結構，所述第一 LDMOS-SCR結構和所述第二LDMOS-SCR結構均共用所述晶體管T2的發(fā)射極，可降低所述第一 LDMOS-SCR結構和所述第二 LDMOS-SCR結構的電子發(fā)射率，提高維持電壓和ESD魯棒性。
[0043]最后說明的是，以上實施例僅用以說明本發(fā)明的技術方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的宗旨和范圍，其均應涵蓋在本發(fā)明的權利要求范圍當中。
【權利要求】
1.一種0^03-30？類叉指結構的高壓￡30保護器件，其特征在于:主要由？型襯底(101)、^型埋層(102)、第一靖(103)、第一？阱(104)和第二 ^阱(105)，第一場氧隔離區(qū)(106^第一奸注入?yún)^(qū)(107^第二場氧隔離區(qū)(108^第一？+注入?yún)^(qū)(109)、第三場氧隔離區(qū)(110)、第一多晶硅柵(111^第二奸注入?yún)^(qū)(112^第二？+注入?yún)^(qū)(113^第三奸注入?yún)^(qū)(114)、第二多晶硅柵(115)、第四場氧隔離區(qū)(116)、第三？+注入?yún)^(qū)(117^第五場氧隔離區(qū)(118^第四奸注入?yún)^(qū)(119)和第六場氧隔離區(qū)(120)構成； 在所述？型襯底(101)上設有所述~型埋層(102)；所述~型埋層(102)可增強器件內(nèi)部電場的均勻分布，以提高器件的230魯棒性； 在所述~型埋層(102)上從左到右依次設有所述第一 ~阱(103^所述第一？阱(104)和所述第二 ~阱(105)； 所述~型埋層(102)必須完全覆蓋所述第一？阱(104),所述第一 ~阱(103)的右側與所述第一？阱(104)的左側相連，所述第一？阱(104)的右側與所述第二 ~阱(105)的左側相連； 在所述第一 ~阱(103)上從左到右依次設有所述第一場氧隔離區(qū)(106^所述第一奸注入?yún)^(qū)(107^所述第二場氧隔離區(qū)(108^所述第一？+注入?yún)^(qū)(109)； 所述第一場氧隔離區(qū)(106)的左側與所述第一 ~阱(103)的左側邊緣相連，所述第一場氧隔離區(qū)(106)的右側與所述第一奸注入?yún)^(qū)(107)的左側相連，所述第一奸注入?yún)^(qū)(107)的右側與所述第二場氧隔離區(qū)(108)的左側相連，所述第二場氧隔離區(qū)(108)的右側與所述第一？+注入?yún)^(qū)(109)的左側相連； 在所述第一？阱(104)上從左到右依次設有所述第一多晶硅柵(111^所述第二奸注入?yún)^(qū)(112^所述第二？+注入?yún)^(qū)(113^所述第三奸注入?yún)^(qū)(114)和所述第二多晶硅柵(115),所述第三場氧隔離區(qū)(110)橫跨在所述第一 ~阱(103)和所述第一？阱(104)的表面部分區(qū)域上，所述第一？+注入?yún)^(qū)(109)的右側與所述第三場氧隔離區(qū)(110)的左側相連，所述第三場氧隔離區(qū)(110)的左側部分覆蓋在所述第一 ~阱(103)的表面部分區(qū)域上，所述第三場氧隔離區(qū)(110)的右側部分覆蓋在所述第一多晶硅柵(111)的表面部分區(qū)域上； 所述第一多晶硅柵(111)的左側與所述第一？阱(104)的左側邊緣相連，所述第一多晶硅柵(111)的右側與所述第二奸注入(112)的左側相連，所述第二奸注入?yún)^(qū)(112)的右側與所述第二？+注入?yún)^(qū)(113)的左側相連，所述第二？+注入?yún)^(qū)(113)的右側與所述第三奸注入?yún)^(qū)(114)的左側相連，所述第三奸注入?yún)^(qū)(114)的右側與所述第二多晶硅柵(115)的左側相連，所述第二多晶硅柵(115)的右側與所述第一？阱(104)的右側邊緣相連；在所述第二 ~阱(105)上從左到右依次設有所述第三？+注入?yún)^(qū)(117^所述第五場氧隔離區(qū)(118^所述第四奸注入?yún)^(qū)(119)和所述第六場氧隔離區(qū)(120)； 所述第四場氧隔離區(qū)(116)橫跨在所述第一？阱(104)和所述第二 ~阱(105)的表面部分區(qū)域上，所述第四場氧隔離區(qū)(116)的左側部分覆蓋在所述第二多晶硅(115)的表面部分區(qū)域上，所述第四場氧隔離區(qū)(116)的右側部分覆蓋在所述第二 ~阱(105)的表面部分區(qū)域上； 所述第四場氧隔離區(qū)(116)的右側與所述第三？+注入?yún)^(qū)(117)的左側相連，所述第三？+注入?yún)^(qū)(117)的右側與所述第五場氧隔離區(qū)(118)的左側相連，所述第五場氧隔離區(qū)(118)的右側與所述第四奸注入?yún)^(qū)(119)的左側相連，所述第四奸注入?yún)^(qū)(119)的右側與所述第六場氧隔離區(qū)(120)的左側相連，所述第六場氧隔離區(qū)(120)的右側與所述第二X講(105)的右側邊緣相連； 所述第一奸注入?yún)^(qū)(107)通過接觸孔與金屬層1的第一金屬層(201)相連，所述第一注入?yún)^(qū)(109)通過接觸孔與金屬層1的第二金屬層(202)相連，所述第一多晶硅柵(111)通過接觸孔與金屬層1的第三金屬層(203)相連，所述第二奸注入?yún)^(qū)(112)通過接觸孔與金屬層1的第四金屬層(204)相連，所述第二？+注入?yún)^(qū)(113)通過接觸孔與金屬層1的第五金屬層(205)相連，所述第二多晶硅柵(115)通過接觸孔與金屬層1的第六金屬層(206)相連，所述第三？+注入?yún)^(qū)(117)通過接觸孔與金屬層1的第七金屬層(207)相連，所述第四奸注入?yún)^(qū)(119)通過接觸孔與金屬層1的第八金屬層(208)相連，金屬層1的所述第一金屬層(201^所述第二金屬層(202^所述第三金屬層(203^所述第四金屬層(204)、所述第五金屬層(205)、所述第六金屬層(206)、所述第七金屬層(207)、所述第八金屬層(208)分別覆蓋在所述第一奸注入?yún)^(qū)(107^所述第一？+注入?yún)^(qū)(109^所述第一多晶硅柵所述第二奸注入?yún)^(qū)(112)、所述第二？+注入?yún)^(qū)(113)、所述第二多晶硅柵(115)、所述第三？十注入?yún)^(qū)(117^和所述第四奸注入?yún)^(qū)(119)的表面區(qū)域上； 在金屬層2的第九金屬層(209)上設有金屬通孔(210),金屬層1的所述第一金屬層(201^所述第二金屬層(202^所述第七金屬層(207)和所述八金屬層(208)均通過所述金屬通孔(210)與金屬層2的所述第九金屬層(209)相連，所述金屬通孔(210)與第一焊盤相連，用作器件的陽極；在金屬層2的第十金屬層(211)上設有金屬通孔(212),金屬層1的所述第三金屬層(203^所述第四金屬層(204)和所述第五金屬層(205^所述第六金屬層(206)均通過所述金屬通孔(212)與金屬層2的所述第十金屬層(211)相連，所述金屬通孔(212)與第二焊盤相連，用作器件的陰極； 當高壓￡30脈沖的正極與器件的所述陽極相連，高壓￡30脈沖的負極與器件的所述陰極相連時，一方面由所述第一奸注入?yún)^(qū)(107^所述第一？+注入?yún)^(qū)(109^所述第三場氧隔離區(qū)(110)、所述第一多晶硅柵(111^所述第二奸注入?yún)^(qū)(112^所述第二？+注入?yún)^(qū)(113)、所述第一 ~阱(103)和所述第一 ？阱(104)構成第一 0)103-30？結構的230電流路徑；另一方面由所述第三？+注入?yún)^(qū)(117^所述第四奸注入?yún)^(qū)(119)、所述第四場氧隔離區(qū)(116)、所述第二多晶硅柵(115)、所述第三奸注入?yún)^(qū)(114)、所述第二？+注入?yún)^(qū)(113^所述第二奸注入?yún)^(qū)(112)、所述第一？阱(104)和所述第二?阱(105)構成第二 0)103-30？結構的230電流泄放路徑，且由所述第二奸注入?yún)^(qū)(112^所述第二？+注入?yún)^(qū)(113)和所述第三奸注入?yún)^(qū)(114)構成一寄生冊X管，由所述第三奸注入?yún)^(qū)(114)、所述第二多晶硅柵(115^所述第四場氧隔離區(qū)(116^所述第一？阱(104)、所述第二 ~阱(105)和所述第四奸注入?yún)^(qū)(119)構成一浮空0)103結構，所述冊X管可控制所述浮空0)103結構的電子發(fā)射率，提高維持電壓，由所述第一 0)103-30？結構和所述第二 0)103-30？結構構成兩條并聯(lián)的230電流路徑，可提高器件的￡30魯棒性。
2.如權利要求1所述的一種0)103-30？類叉指結構的高壓230保護器件，其特征在于:由所述第二？+注入?yún)^(qū)(112)和所述第一？阱(104)構成一寄生的電阻以，由所述第二奸注入?yún)^(qū)(112^所述第一？阱(104)和所述第一 ~阱(103)構成一寄生的晶體管12，由所述第一？+注入?yún)^(qū)(109^所述第一 ~阱(103)和所述第一？阱(104)構成一寄生的晶體管丁1，由所述第一奸注入?yún)^(qū)(107)和所述第一 ~阱(103)構成一寄生的電阻[，由所述第一？阱(104)、所述第二 ~阱(105)和所述第三？+注入?yún)^(qū)(117)構成一寄生的晶體管14，由所述第四奸注入?yún)^(qū)(119)和所述第二 ~阱(105)構成一寄生的電阻…，由所述第二奸注入?yún)^(qū)(112)、所述第二？+注入?yún)^(qū)(113)和所述第三奸注入?yún)^(qū)(114)構成一寄生的晶體管13，由所述第三奸注入?yún)^(qū)(114^所述第二多晶硅柵(115^所述第四場氧隔離區(qū)(116)、所述第一？阱(104)、所述第二 ~阱(105)和所述第四奸注入?yún)^(qū)(119)構成所述浮空0)103結構，所述電阻81的第一引腳、所述電阻舊的第一引腳、所述晶體管II的發(fā)射極和所述晶體管丁4的發(fā)射極均與器件的所述陽極相連，所述電阻町的第二引腳、所述電阻舊的第二引腳、所述晶體管II的基極、所述晶體管14的基極和所述晶體管12的集電極均與所述浮空0)103結構的漏極相連，所述晶體管II的集電極、所述晶體管12的基極、所述晶體管14的集電極和所述晶體管13的基極、所述晶體管13的發(fā)射極和所述浮空0)103結構的襯底均與所述電阻以的第一引腳相連，所述晶體管13的集電極與所述浮空0)103結構的源極相連，所述寄生電阻82的第二引腳、所述晶體管12的發(fā)射極和所述浮空0)103結構的柵極均與器件的所述陰極相連，在正向230脈沖作用下，所述電阻82、所述晶體管12、所述晶體管I1、所述電阻町形成所述第一 0)103-30？結構，所述電阻以、所述晶體管12、所述晶體管13、所述浮空0)103結構與所述晶體管14、所述電阻83形成所述第二 0)103-30？結構，所述第一10108-801？結構和所述第二 0)103-30？結構均共用所述晶體管12的發(fā)射極，可降低所述第一 10108-801？結構和所述第二 0)103-30？結構的電子發(fā)射率，提高維持電壓和￡30魯棒性。
【文檔編號】H01L27/02GK204204856SQ201420786678
【公開日】2015年3月11日 申請日期:2014年12月11日 優(yōu)先權日:2014年12月11日
【發(fā)明者】梁海蓮, 畢秀文, 顧曉峰, 丁盛 申請人:江南大學