本發(fā)明實(shí)施例涉及半導(dǎo)體器件制造工藝領(lǐng)域，尤其涉及一種減小半導(dǎo)體襯底上擴(kuò)的方法。

背景技術(shù)：

射頻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(Radio Frequency Lateral Double-diffused Metal Oxid Semiconductor，簡(jiǎn)稱RFLDMOS)廣泛應(yīng)用于手機(jī)基站、廣播電視和雷達(dá)等領(lǐng)域。

如圖1所示，RFLDMOS在制造工藝中，需要在外延層6中注入P型硼離子形成下沉離子注入?yún)^(qū)7；如圖2所示，通過高溫驅(qū)入使下沉離子注入?yún)^(qū)7中的P型硼離子擴(kuò)散形成下沉層的下擴(kuò)區(qū)8，同時(shí)使襯底1中的P型硼離子向上擴(kuò)散形成襯底上擴(kuò)區(qū)9，下沉層的下擴(kuò)區(qū)8和襯底上擴(kuò)區(qū)9相連，使得下沉離子注入?yún)^(qū)7和襯底1相連；如圖3所示為最終的RFLDMOS結(jié)構(gòu)圖，其中，1表示襯底、6表示外延層、7表示下沉離子注入?yún)^(qū)、8表示下沉層的下擴(kuò)區(qū)、9表示襯底上擴(kuò)區(qū)、10表示漂移區(qū)、11表示漏區(qū)、12表示柵氧化層、13表示介電層、14表示金屬層、15表示阱區(qū)、16表示場(chǎng)板、17表示P+區(qū)、18表示源區(qū)、19表示金屬硅化物。

由于高溫驅(qū)入過程中，襯底1中的P型硼離子向上擴(kuò)散形成襯底上擴(kuò)區(qū)9，使得外延層6的厚度減小，為了避免外延層6被擠占過多，通常增大外延層6的厚度，但是增大外延層6的厚度將導(dǎo)致下沉離子注入?yún)^(qū)7和襯底1相連的難度增大，最終導(dǎo)致RFLDMOS的導(dǎo)通電阻增大，RFLDMOS性能降低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種減小半導(dǎo)體襯底上擴(kuò)的方法，以提高RFLDMOS性能。

本發(fā)明實(shí)施例的一個(gè)方面是提供一種減小半導(dǎo)體襯底上擴(kuò)的方法，包括：

在襯底中形成氧化層埋層，所述氧化層埋層的上表面與所述襯底的上表面在同一水平面；

在所述襯底和所述氧化層埋層的上表面生長(zhǎng)外延層；

在所述外延層中注入下沉離子，通過高溫驅(qū)入使所述下沉離子向下擴(kuò)散、所述襯底中除所述氧化層埋層下面的離子向上擴(kuò)散。

本發(fā)明實(shí)施例提供的減小半導(dǎo)體襯底上擴(kuò)的方法，基于摻雜離子在二氧化硅中的擴(kuò)散系數(shù)遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，在襯底中形成氧化層埋層，使得氧化層埋層下方的摻雜離子在高溫驅(qū)入過程中幾乎不上擴(kuò)，避免漂移區(qū)下方的襯底的摻雜離子在高溫驅(qū)入過程中上擴(kuò)，不需要增大外延層的厚度，減小了RFLDMOS的導(dǎo)通電阻，提高了RFLDMOS的性能。

附圖說明

圖1為現(xiàn)有技術(shù)RFLDMOS的剖面示意圖；

圖2為現(xiàn)有技術(shù)RFLDMOS的剖面示意圖；

圖3為現(xiàn)有技術(shù)RFLDMOS的剖面示意圖；

圖4為本發(fā)明實(shí)施例提供的減小半導(dǎo)體襯底上擴(kuò)的方法的流程圖；

圖5為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖6為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖7為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖8為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖9為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖10為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖11為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖12為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖13為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖14為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；

圖15為本發(fā)明另一實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖。

具體實(shí)施方式

圖4為本發(fā)明實(shí)施例提供的減小半導(dǎo)體襯底上擴(kuò)的方法流程圖；圖5為 本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖6為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖7為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖8為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖9為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖10為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖11為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖12為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖13為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖；圖14為本發(fā)明實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖。本發(fā)明實(shí)施例針對(duì)高溫驅(qū)入過程中，襯底中的P型硼離子向上擴(kuò)散形成襯底上擴(kuò)區(qū)，使得外延層的厚度減小，提供了減小半導(dǎo)體襯底上擴(kuò)的方法，該方法具體步驟如下：

步驟S101、在襯底中形成氧化層埋層，所述氧化層埋層的上表面與所述襯底的上表面在同一水平面；

所述在襯底中形成氧化層埋層包括：在所述襯底上表面沉積第一氧化層；對(duì)預(yù)定區(qū)域的第一氧化層進(jìn)行干法刻蝕以露出襯底；對(duì)露出的襯底進(jìn)行干法刻蝕形成溝槽，所述溝槽的深度小于所述襯底的厚度；在所述第一氧化層上表面和所述溝槽的槽底上表面沉積第二氧化層；將所述溝槽中的第二氧化層作為所述氧化層埋層。

所述在所述第一氧化層上表面和所述溝槽上表面沉積第二氧化層之后，還包括：將所述襯底上表面所在水平面之上的第一氧化層和第二氧化層研磨掉。

所述對(duì)預(yù)定區(qū)域的第一氧化層進(jìn)行干法刻蝕以露出襯底包括：在所述第一氧化層上表面除所述預(yù)定區(qū)域之外覆蓋光阻；對(duì)所述預(yù)定區(qū)域的第一氧化層進(jìn)行干法刻蝕以露出襯底；去除所述光阻。

如圖5所示，生成襯底1，襯底1具體可以為P型的濃襯底，摻雜離子為硼；如圖6所示，在襯底1上表面沉積第一氧化層2，沉積工藝采用化學(xué)氣相沉積工藝；如圖7所示，在第一氧化層2上表面除預(yù)定區(qū)域20之外覆蓋光阻3；如圖8所示，對(duì)預(yù)定區(qū)域20對(duì)應(yīng)的第一氧化層2進(jìn)行干法刻蝕以露出襯底1，并去除光阻3；如圖9所示，以剩余的第一氧化層2作為硬掩膜，對(duì)露出的襯底1進(jìn)行干法刻蝕形成溝槽21，溝槽21的深度小于襯底1的厚度；如圖10所示，用HDPECVD沉積工藝在剩余的第一氧化層2上表面和溝槽 21的槽底上表面沉積第二氧化層4，溝槽21中的第二氧化層4將作為氧化層埋層；如圖11所示，將襯底1和溝槽21所在同一水平面之上的第一氧化層2和第二氧化層4研磨掉，溝槽21中留下的第二氧化層4即為氧化層埋層5。

步驟S102、在所述襯底和所述氧化層埋層的上表面生長(zhǎng)外延層；

如圖12所示，在襯底1和氧化層埋層5的上表面生長(zhǎng)外延層6，由于氧化層埋層5下方的摻雜離子在高溫驅(qū)入過程中幾乎不上擴(kuò)，所以此處生長(zhǎng)的外延層6的厚度為現(xiàn)有技術(shù)中外延層厚度的一半。

步驟S103、在所述外延層中注入下沉離子，通過高溫驅(qū)入使所述下沉離子向下擴(kuò)散、所述襯底中除所述氧化層埋層下面的離子向上擴(kuò)散。

如圖13所示，在外延層6中注入下沉離子形成下沉離子注入?yún)^(qū)7，下沉離子具體為P型硼離子；如圖14所示，通過高溫驅(qū)入使下沉離子注入?yún)^(qū)7中的P型硼離子擴(kuò)散形成下沉層的下擴(kuò)區(qū)8，同時(shí)使襯底1中的摻雜離子具體為P型硼離子向上擴(kuò)散形成襯底上擴(kuò)區(qū)9，下沉層的下擴(kuò)區(qū)8和襯底上擴(kuò)區(qū)9相連，使得下沉離子注入?yún)^(qū)7和襯底1相連，而氧化層埋層5下方的摻雜離子具體為P型硼離子在高溫驅(qū)入過程中幾乎不上擴(kuò)。

在本發(fā)明實(shí)施例中，預(yù)定區(qū)域21與半導(dǎo)體器件的漂移區(qū)對(duì)應(yīng)。

本發(fā)明實(shí)施例基于摻雜離子在二氧化硅中的擴(kuò)散系數(shù)遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，在襯底中形成氧化層埋層，使得氧化層埋層下方的摻雜離子在高溫驅(qū)入過程中幾乎不上擴(kuò)，避免漂移區(qū)下方的襯底的摻雜離子在高溫驅(qū)入過程中上擴(kuò)，不需要增大外延層的厚度，減小了RFLDMOS的導(dǎo)通電阻，提高了RFLDMOS的性能。

圖15為本發(fā)明另一實(shí)施例執(zhí)行過程中RFLDMOS的剖面示意圖。在上述實(shí)施例的基礎(chǔ)上，所述在所述外延層中注入下沉離子，通過高溫驅(qū)入使所述下沉離子向下擴(kuò)散、所述襯底中除所述氧化層埋層下面的離子向上擴(kuò)散之后，還包括：形成柵氧化層、阱區(qū)、源區(qū)、漏區(qū)、P+區(qū)、漂移區(qū)、場(chǎng)板、接觸孔、金屬層和介電層，以完成射頻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體的制作。

如圖15所示，在圖14的基礎(chǔ)上，形成柵氧化層12、阱區(qū)15、源區(qū)18、漏區(qū)11、P+區(qū)17、漂移區(qū)10、場(chǎng)板16、接觸孔、金屬層14和介電層13，如圖15所示為射頻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體的完整結(jié)構(gòu)。

所述襯底摻雜的P型硼離子濃度大于所述外延層摻雜的P型硼離子濃度； 所述第一氧化層的厚度為6000埃-12000埃，沉積所述第一氧化層的溫度為600度-800度；所述第二氧化層的厚度為15000埃-40000埃。

襯底1摻雜的P型硼離子濃度大于外延層6摻雜的P型硼離子濃度；第一氧化層2的厚度為6000埃-12000埃，沉積第一氧化層2的溫度為600度-800度；第二氧化層4的厚度為15000埃-40000埃。

所述預(yù)定區(qū)域與所述漂移區(qū)對(duì)應(yīng)；所述溝槽的深度為4000埃-10000埃。

上述實(shí)施例中的預(yù)定區(qū)域21與漂移區(qū)10對(duì)應(yīng)；溝槽21的深度為4000埃-10000埃。

所述下沉離子為P型硼離子，所述下沉離子的能量為80kev-150kev，所述下沉離子的劑量為1E15-1E16原子數(shù)/平方厘米。

下沉離子注入?yún)^(qū)7中的下沉離子為P型硼離子，下沉離子的能量為80kev-150kev，所述下沉離子的劑量為1E15-1E16原子數(shù)/平方厘米。

所述高溫驅(qū)入的溫度為1100度-1200度，所述高溫驅(qū)入的時(shí)間為6小時(shí)-10個(gè)小時(shí)。

上述步驟S103中，高溫驅(qū)入的溫度為1100度-1200度，高溫驅(qū)入的時(shí)間為6小時(shí)-10個(gè)小時(shí)。

本發(fā)明實(shí)施例具體限定了減小半導(dǎo)體襯底上擴(kuò)的方法步驟中的參數(shù)，以及工藝參數(shù)，提高了半導(dǎo)體器件的制作精度。

綜上所述，本發(fā)明實(shí)施例基于摻雜離子在二氧化硅中的擴(kuò)散系數(shù)遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，在襯底中形成氧化層埋層，使得氧化層埋層下方的摻雜離子在高溫驅(qū)入過程中幾乎不上擴(kuò)，避免漂移區(qū)下方的襯底的摻雜離子在高溫驅(qū)入過程中上擴(kuò)，不需要增大外延層的厚度，減小了RFLDMOS的導(dǎo)通電阻，提高了RFLDMOS的性能；具體限定了減小半導(dǎo)體襯底上擴(kuò)的方法步驟中的參數(shù)，以及工藝參數(shù)，提高了半導(dǎo)體器件的制作精度。

在本發(fā)明所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的裝置和方法，可以通過其它的方式實(shí)現(xiàn)。例如，以上所描述的裝置實(shí)施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點(diǎn)，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連 接，可以是電性，機(jī)械或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部單元來實(shí)現(xiàn)本實(shí)施例方案的目的。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理存在，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用硬件加軟件功能單元的形式實(shí)現(xiàn)。

上述以軟件功能單元的形式實(shí)現(xiàn)的集成的單元，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。上述軟件功能單元存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)或處理器(processor)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的部分步驟。而前述的存儲(chǔ)介質(zhì)包括：U盤、移動(dòng)硬盤、只讀存儲(chǔ)器(Read-Only Memory，ROM)、隨機(jī)存取存儲(chǔ)器(Random Access Memory，RAM)、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。

本領(lǐng)域技術(shù)人員可以清楚地了解到，為描述的方便和簡(jiǎn)潔，僅以上述各功能模塊的劃分進(jìn)行舉例說明，實(shí)際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能模塊完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能模塊，以完成以上描述的全部或者部分功能。上述描述的裝置的具體工作過程，可以參考前述方法實(shí)施例中的對(duì)應(yīng)過程，在此不再贅述。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。