本發(fā)明是有關(guān)于一種制造像素結(jié)構(gòu)的方法及像素結(jié)構(gòu)。

背景技術(shù)：

電子紙為一種像紙一樣超薄輕便、可彎曲及低耗電的顯示技術(shù)，目前以電泳顯示技術(shù)(electrophoretic display；EPD)及膽固醇液晶顯示技術(shù)的研究為主。其中電泳式顯示技術(shù)最被廣為采用，在2009年，全球90％以上電子紙均采用電泳顯示技術(shù)。

電子紙顯示器(或稱電子墨水顯示器)通常包含第一透明基板、共通電極層、電子墨水層、像素陣列以及第二透明基板。像素陣列包含多個像素結(jié)構(gòu)。每個像素結(jié)構(gòu)包含至少一個薄膜電晶體。薄膜電晶體包含閘極、閘介電層、半導(dǎo)體層、源極及汲極。

依據(jù)薄膜電晶體的閘極的位置，可分為底閘型薄膜電晶體及頂閘型薄膜電晶體。但一般而言，若像素結(jié)構(gòu)要具有良好的器件特性，例如具有足夠的電容值，包含其中一種型態(tài)(例如底閘型)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路的電路布局無法直接套用在包含另一種型態(tài)(例如頂閘型)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路。如此一來，在開發(fā)包含其中一種型態(tài)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路的電路布局之后，需再耗費時間設(shè)計包含另一種型態(tài)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路的電路布局。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種制造像素結(jié)構(gòu)的方法，在不變動周邊線路的情況下，可用以制造包含底閘型薄膜電晶體的像素結(jié)構(gòu)或包含頂閘型薄膜電晶體的像素結(jié)構(gòu)，且所形成的這兩種像素結(jié)構(gòu)皆具有足夠的電容。如此一來， 在開發(fā)包含其中一種型態(tài)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路的電路布局之后，就不需再耗費時間設(shè)計包含另一種型態(tài)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路的電路布局。

本發(fā)明提供一種制造像素結(jié)構(gòu)的方法，其包含：形成源極、汲極及第一電容電極；形成半導(dǎo)體層接觸源極的一部分及汲極的一部分；形成閘極及第二電容電極，第二電容電極大致對準第一電容電極；形成位于半導(dǎo)體層、源極、汲極及第一電容電極，與閘極及第二電容電極之間的閘介電層；在源極、汲極、第一電容電極、半導(dǎo)體層、閘極及第二電容電極的上方形成保護層；以及在保護層上方形成像素電極，像素電極大致對準第一電容電極。

根據(jù)本發(fā)明一實施例，第二電容電極與像素電極等電位。

根據(jù)本發(fā)明一實施例，形成位于半導(dǎo)體層、源極、汲極及第一電容電極，與閘極及第二電容電極之間的閘介電層步驟是在形成源極、汲極及第一電容電極步驟之后進行，方法還包含形成第一開口貫穿閘介電層，且形成閘極及第二電容電極步驟包含形成第二電容電極在第一開口內(nèi)。

根據(jù)本發(fā)明一實施例，方法還包含形成第二開口貫穿保護層，第二開口大致對準第一開口，且形成像素電極步驟包含形成像素電極在第二開口內(nèi)，并接觸第二電容電極。

根據(jù)本發(fā)明一實施例，方法還包含形成第三開口貫穿汲極且大致對準第一開口，且形成閘極及第二電容電極步驟包含形成第二電容電極在第三開口內(nèi)。

本發(fā)明另提供一種像素結(jié)構(gòu)，其包含：源極、汲極及第一電容電極，其中第一電容電極具有共通電壓電位；半導(dǎo)體層，接觸源極的一部分及汲極的一部分；閘極及第二電容電極，閘極位于半導(dǎo)體層、源極及汲極上，第二電容電極位于第一電容電極上，第二電容電極大致對準第一電容電極；閘介電層，位于半導(dǎo)體層、源極、汲極及第一電容電極，與閘極及第二電容電極之間；保護層，位于源極、汲極、第一電容電極、半導(dǎo)體層、閘極及第二電容電極的上方；以及像素電極，位于保護層上方。

根據(jù)本發(fā)明一實施例，第二電容電極與像素電極等電位。

根據(jù)本發(fā)明一實施例，閘介電層具有第一開口，第二電容電極位于第一開口內(nèi)。

根據(jù)本發(fā)明一實施例，保護層具有第二開口位于第一開口上方并大致對準第一開口，像素電極位于第二開口內(nèi)，并接觸第二電容電極。

根據(jù)本發(fā)明一實施例，汲極具有第三開口位于第一開口下方并大致對準第一開口，第二電容電極位于第三開口內(nèi)。

依據(jù)上述，本發(fā)明提供一種制造像素結(jié)構(gòu)的方法，在不變動周邊線路的情況下，可用以制造包含底閘型薄膜電晶體的像素結(jié)構(gòu)或包含頂閘型薄膜電晶體的像素結(jié)構(gòu)，且所形成的這兩種像素結(jié)構(gòu)皆具有足夠的電容。

附圖說明

為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，所附圖式的說明如下：

圖1A-圖1F是繪示根據(jù)本發(fā)明一實施例的制造像素結(jié)構(gòu)的方法在各工藝階段的剖面示意圖。

圖2A-圖2F是繪示根據(jù)本發(fā)明另一實施例的制造像素結(jié)構(gòu)的方法在各工藝階段的剖面示意圖。

具體實施方式

為了使本公開內(nèi)容的敘述更加詳盡與完備，下文針對了本發(fā)明的實施態(tài)樣與具體實施例提出了說明性的描述；但這并非實施或運用本發(fā)明具體實施例的唯一形式。以下所公開的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。

本發(fā)明提供一種制造像素結(jié)構(gòu)的方法。圖1A-圖1F繪示根據(jù)本發(fā)明一實施例的制造像素結(jié)構(gòu)的方法在各工藝階段的剖面示意圖。如第圖1A所示，提供基板110?；?10可為單層或多層結(jié)構(gòu)，其材料可為玻璃、石英、透明高分子材料或其他合適的材質(zhì)。

請繼續(xù)參照圖1A。形成源極S、汲極D及第一電容電極C1在基板110 上，源極S、汲極D及第一電容電極C1彼此分離。在一實施例中，在基板110上先毯覆式形成導(dǎo)電層(未繪示)。例如可利用濺鍍、蒸鍍工藝或其他薄膜沉積技術(shù)在基板110上形成導(dǎo)電層。導(dǎo)電層可為單層或多層結(jié)構(gòu)，其可包含金屬或合金，例如鉬、鉻、鋁、釹、鈦、銅、銀、金、鋅、銦、鎵、其他合適的金屬或上述的組合。在一實施例中，使用第一光罩，對導(dǎo)電層進行第一微影及蝕刻工藝，以形成源極S、汲極D及第一電容電極C1。在一實施例中，在形成源極S、汲極D及第一電容電極C1時，同時在基板110上形成資料線(未繪示)及共通電極線(未繪示)，源極S、汲極D、第一電容電極C1、資料線及共通電極線屬于同一圖案化導(dǎo)電層。在一實施例中，第一電容電極C1耦接或連接共通電極線，所以第一電容電極C1可具有共通電壓電位。因此在本實施例中，第一電容電極C1又可稱共通電容電極。

接著，如圖1B所示，形成半導(dǎo)體層SE在源極S及汲極D的上方，接觸源極S的一部分及汲極D的一部分。在一實施例中，在源極S、汲極D及第一電容電極C1上先毯覆式形成半導(dǎo)體材料層(未繪示)。例如可利用真空鍍膜(例如物理氣相沉積法或化學(xué)氣相沉積法)或液態(tài)涂布(例如旋轉(zhuǎn)涂布或狹縫涂布)形成半導(dǎo)體材料層。半導(dǎo)體材料層可包含非晶硅、多晶硅、微晶硅、單晶硅、有機半導(dǎo)體、氧化物半導(dǎo)體或其他合適的材料。在一實施例中，半導(dǎo)體層SE包含金屬氧化物或合金氧化物，例如氧化銦、氧化銦鎵鋅、氧化銦鎵、氧化銦鋅、氧化鋅、氧化鋅錫、氧化鉻錫、氧化鎵錫、氧化鈦錫、氧化銅鋁、氧化鍶銅、硫氧化鑭銅、其他適合的材料或上述的組合。在一實施例中，使用第二光罩，對半導(dǎo)體材料層進行第二微影及蝕刻工藝，以形成半導(dǎo)體層SE。在其他實施例中，先形成半導(dǎo)體層，然后再形成源極、汲極及第一電容電極。

如圖1C所示，在半導(dǎo)體層SE、源極S、汲極D及第一電容電極C1的上方形成閘介電層120。在一實施例中，在半導(dǎo)體層SE、源極S、汲極D及第一電容電極C1上毯覆式形成閘介電層120。例如可利用化學(xué)氣相沉積法或其他合適的薄膜沉積技術(shù)形成閘介電層120。閘介電層120可為單層或多層結(jié)構(gòu)，其可包含有機介電材、無機介電材或上述的組合。有機介電材料例如為聚亞酰胺(Polyimide,PI)、其他適合的材料或上述的組合；無機介電材料例如為氧 化硅、氮化硅、氮氧化硅、其他適合的材料或上述的組合。

如圖1D所示，使用第三光罩，對閘介電層120進行第三微影及蝕刻工藝，以形成貫穿閘介電層120的第一開口O1及貫穿汲極D的第三開口O3。第三開口O3大致對準第一開口O1。在此所述的是指一元件對基板110的垂直投影與另一元件對基板110的垂直投影完全重迭或部分重迭。也就是說，第三開口O3對基板110的垂直投影與第一開口O1對基板110的垂直投影完全重迭或部分重迭。如圖1D所示，第三開口O3對基板110的垂直投影位于第一開口O1對基板110的垂直投影內(nèi)。

請繼續(xù)參照圖1D。在形成第一開口O1及第三開口O3之后，在閘介電層120上形成閘極G及第二電容電極C2，第二電容電極C2大致對準第一電容電極C1。閘極G及第二電容電極C2彼此分離。閘介電層120位于半導(dǎo)體層SE、源極S、汲極D及第一電容電極C1，與閘極G及第二電容電極C2之間。在一實施例中，在閘介電層120上先毯覆式形成導(dǎo)電層(未繪示)。例如可利用濺鍍、蒸鍍工藝或其他薄膜沉積技術(shù)在閘介電層120上形成導(dǎo)電層。導(dǎo)電層可為單層或多層結(jié)構(gòu)，其可包含金屬或合金，例如鉬、鉻、鋁、釹、鈦、銅、銀、金、鋅、銦、鎵、其他合適的金屬或上述的組合。然后，在一實施例中，使用第四光罩，對導(dǎo)電層進行第四微影及蝕刻工藝，在閘介電層120上以形成閘極G及第二電容電極C2。在一實施例中，在形成閘極G及第二電容電極C2在閘介電層120時，在基板110上同時形成掃描線(未繪示)，閘極G、第二電容電極C2及掃描線屬于同一圖案化導(dǎo)電層。在一實施例中，如圖1D所示，閘極G形成在半導(dǎo)體層SE上方，并大致對準半導(dǎo)體層SE。第二電容電極C2除了形成在第一電容電極C1上方之外，還形成在第一開口O1及第三開口O3內(nèi)。

然后，如圖1E所示，在源極S、汲極D、第一電容電極C1、半導(dǎo)體層SE、閘極G及第二電容電極C2的上方形成保護層130。在一實施例中，在源極S、汲極D、第一電容電極C1、半導(dǎo)體層SE、閘極G及第二電容電極C2上先毯覆式形成保護層130。例如可利用化學(xué)氣相沉積法或其他薄膜沉積技術(shù)形成保護層130。保護層130可為單層或多層結(jié)構(gòu)，其可包含有機介電材、無 機介電材或上述的組合。然后，在一實施例中，使用第三光罩，對保護層130進行第五微影及蝕刻工藝，以形成貫穿保護層130的第二開口O2，暴露出第二電容電極C2。第二開口O2大致對準第一開口O1。

如圖1F所示，在保護層130上方形成像素電極PE，像素電極PE大致對準第一電容電極C1及第二電容電極C2。在一實施例中，在保護層130上先毯覆式形成像素電極材料層(未繪示)。例如可利用濺鍍工藝或其他薄膜沉積技術(shù)在保護層130上形成像素電極材料層。像素電極材料層可為單層或多層結(jié)構(gòu)，其材料可為透明導(dǎo)電材料，例如氧化銦錫、氧化鉿、氧化鋁鋅、氧化鋁錫、氧化鎵鋅、氧化銦鈦、氧化銦鉬或其他透明導(dǎo)電材料。然后，在一實施例中，使用第五光罩，對像素電極材料層進行第六微影及蝕刻工藝，以形成像素電極PE。在一實施例中，如圖1F所示，像素電極PE除了形成在第一電容電極C1及第二電容電極C2的上方之外，還形成在第二開口O2內(nèi)，并接觸第二電容電極C2。如此一來，像素電極PE透過第二電容電極C2耦接汲極D，第二電容電極C2與像素電極PE為等電位。

如圖1F所示，所制成的包含頂閘型薄膜電晶體的像素結(jié)構(gòu)具有一個電容，由具有共通電壓電位的第一電容電極C1、閘介電層120以及與像素電極PE等電位的第二電容電極C2所構(gòu)成。此包含頂閘型薄膜電晶體的像素結(jié)構(gòu)具有足夠的電容值。

圖2A-圖2F繪示根據(jù)本發(fā)明另一實施例的制造像素結(jié)構(gòu)的方法在各工藝階段的剖面示意圖。如圖2A所示，提供基板110。然后，在基板110上形成閘極G及第二電容電極C2。在一實施例中，在基板110上先毯覆式形成導(dǎo)電層(未繪示)，再使用第一光罩，對導(dǎo)電層進行第一微影及蝕刻工藝，以形成閘極G及第二電容電極C2。

如圖2B所示，在閘極G及第二電容電極C2的上方形成閘介電層120。在一實施例中，毯覆式形成閘介電層120覆蓋閘極G及第二電容電極C2。

如圖2C所示，在閘極G的上方形成半導(dǎo)體層SE。在一實施例中，在源極S、汲極D及第一電容電極C1上先毯覆式形成半導(dǎo)體材料層(未繪示)，再使用第二光罩，對半導(dǎo)體材料層進行第二微影及蝕刻工藝，以形成半導(dǎo)體層 SE。

如圖2D所示，在半導(dǎo)體層SE上形成源極S、汲極D，以及在第二電容電極C2上形成第一電容電極C1。半導(dǎo)體層SE接觸源極S的一部分及汲極D的一部分。在一實施例中，在半導(dǎo)體層SE及閘介電層120上先毯覆式形成導(dǎo)電層(未繪示)，再使用第三光罩，對導(dǎo)電層進行第三微影及蝕刻工藝，以形成源極S、汲極D及第一電容電極C1。在一實施例中，在形成源極S、汲極D及第一電容電極C1時，同時形成資料線(未繪示)及共通電極線(未繪示)，源極S、汲極D、第一電容電極C1、資料線及共通電極線屬于同一圖案化導(dǎo)電層。在一實施例中，第一電容電極C1耦接或連接共通電極線，所以第一電容電極C1可具有共通電壓電位。

如圖2E所示，在閘極G、第二電容電極C2、半導(dǎo)體層SE、源極S、汲極D及第一電容電極C1的上方形成保護層130。在一實施例中，在閘極G、第二電容電極C2、半導(dǎo)體層SE、源極S、汲極D及第一電容電極C1上先毯覆式形成保護層130。在一實施例中，使用第四光罩，對保護層130進行第四微影及蝕刻工藝，以形成貫穿保護層130的第二開口O2、貫穿汲極D的第三開口O3及貫穿閘介電層120的第一開口O1。第二開口O2大致對準第三開口O3，第三開口O3大致對準第一開口O1。

如圖2F所示，在保護層130上方形成像素電極PE，像素電極PE大致對準第一電容電極C1。在一實施例中，在保護層130上先毯覆式形成像素電極材料層(未繪示)，再使用第五光罩，對像素電極材料層進行第五微影及蝕刻工藝，以形成像素電極PE。在一實施例中，如圖2F所示，像素電極PE除了形成在第一電容電極C1及第二電容電極C2的上方之外，還形成在第二開口O2、第三開口O3及第一開口O1內(nèi)，并接觸第二電容電極C2及汲極D，使第二電容電極C2與像素電極PE為等電位。

如圖2F所示，所制成的包含底閘型薄膜電晶體的像素結(jié)構(gòu)具有二個電容，由與像素電極PE等電位的第二電容電極C2、閘介電層120、具有共通電壓電位的第一電容電極C1、保護層130以及像素電極PE所構(gòu)成。此包含底閘型薄膜電晶體的像素結(jié)構(gòu)具有足夠的電容值。

假使根據(jù)圖2F的包含底閘型薄膜電晶體的像素結(jié)構(gòu)，要設(shè)計具有二個電容的包含頂閘型薄膜電晶體的像素結(jié)構(gòu)，則需使圖1F的第二電容電極C2具有共通電壓電位，第一電容電極C1不具有共通電壓電位。如此一來，必須大幅修改周邊線路。因此，本發(fā)明提供上述制造像素結(jié)構(gòu)的方法，在不變動周邊線路的情況下，可制造包含頂閘型薄膜電晶體的像素結(jié)構(gòu)(參照圖1A-圖1F)或包含底閘型薄膜電晶體的像素結(jié)構(gòu)(參照圖2A-圖2F)，且這兩種像素結(jié)構(gòu)皆具有足夠的電容。換言之，圖1A-圖1F的實施例與圖2A-圖2F的實施例中的各構(gòu)成元件的布局是相同的，可使用同一組光罩制造，而兩者的差異僅在于形成各構(gòu)成元件的順序不同。如此一來，開發(fā)包含其中一種型態(tài)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路的電路布局之后，就不需再耗費時間設(shè)計包含另一種型態(tài)薄膜電晶體的像素結(jié)構(gòu)及其周邊線路的電路布局。

本發(fā)明另提供一種像素結(jié)構(gòu)。圖1F繪示根據(jù)本發(fā)明一實施例的像素結(jié)構(gòu)的剖面示意圖。如圖1F所示，像素結(jié)構(gòu)包含：源極S、汲極D及第一電容電極C1，位于基板110上，其中第一電容電極C1具有共通電壓電位；半導(dǎo)體層SE，接觸源極S的一部分及汲極D的一部分；閘極G及第二電容電極C2，閘極G位于半導(dǎo)體層SE、源極S及汲極D上，第二電容電極C2位于第一電容電極C1上，第二電容電極C2大致對準第一電容電極C1；閘介電層120，位于半導(dǎo)體層SE、源極S、汲極D及第一電容電極C1，與閘極G及第二電容電極C2之間；保護層130，位于源極S、汲極D、第一電容電極C1、半導(dǎo)體層SE、閘極G及第二電容電極C2的上方；以及像素電極PE，位于保護層130上方。

實施例中，第二電容電極C2與像素電極PE等電位。在一實施例中，閘介電層120具有第一開口O1貫穿閘介電層120，第二電容電極C2位于第一開口O1內(nèi)。在一實施例中，保護層130具有第二開口O2貫穿保護層130，第二開口O2位于第一開口O1上方并大致對準第一開口O1。像素電極PE位于第二開口O2內(nèi)，并接觸第二電容電極C2。在一實施例中，汲極D具有第三開口O3貫穿汲極D，第三開口O3位于第一開口O1下方并大致對準第一開口O1。第二電容電極C2位于第三開口O3內(nèi)。像素電極PE透過第二電容 電極C2與汲極D連接。

圖2F繪示根據(jù)本發(fā)明另一實施例的像素結(jié)構(gòu)的剖面示意圖。如圖2F所示，像素結(jié)構(gòu)包含：閘極G及第二電容電極C2，位于基板110上；閘介電層120，位于閘極G及第二電容電極C2上；半導(dǎo)體層SE，位于閘介電層120及閘極G上方；源極S、汲極D及第一電容電極C1，源極S及汲極D位于閘極G上，半導(dǎo)體層SE接觸源極S的一部分及汲極D的一部分，第一電容電極C1位于第二電容電極C2上，第一電容電極C1大致對準第二電容電極C2，第一電容電極C1具有共通電壓電位；保護層130，位于源極S、汲極D、第一電容電極C1、半導(dǎo)體層SE、閘極G及第二電容電極C2的上方；以及像素電極PE，位于保護層130上方。

在一實施例中，第二電容電極C2與像素電極PE等電位。在一實施例中，保護層130具有第二開口O2貫穿保護層130，像素電極PE位于第二開口O2內(nèi)，并接觸第二電容電極C2。在一實施例中，汲極D具有第三開口O3貫穿汲極D，第三開口O3位于第二開口O2下方并大致對準第二開口O2。像素電極PE位于第二開口O2及第三開口O3內(nèi)。在一實施例中，閘介電層120具有第一開口O1貫穿閘介電層120，第一開口O1位于第三開口O3下方并大致對準第三開口O3。像素電極PE位于第一開口O1內(nèi)。

雖然本發(fā)明已經(jīng)以實施方式公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種變動與潤飾，因此本發(fā)明的保護范圍當(dāng)視權(quán)利要求所界定者為準。