国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      制造用于高頻開關(guān)模式電源的微細(xì)加工的晶片級集成電感器或變壓器的方法與流程

      文檔序號:12288589閱讀:375來源:國知局
      制造用于高頻開關(guān)模式電源的微細(xì)加工的晶片級集成電感器或變壓器的方法與流程

      本申請一般涉及集成電感器,并且更具體地涉及將電感器集成到晶片級集成電路工藝中。



      背景技術(shù):

      電感器和變壓器可以被用于很多不同類型的電路中。例如,電感器和變壓器可以被用于射頻(RF)電路和高頻功率分布或轉(zhuǎn)換系統(tǒng),諸如DC-DC電壓(或功率)轉(zhuǎn)換器。當(dāng)前,因各種理由,電壓轉(zhuǎn)換器可能不完全集成在芯片上。例如,所期望的操作頻率可能需要基于電感器受約束的物理尺寸不能獲得的電感值。另外,特別地,基于渦流效應(yīng),片上電感器可不具有用于RF或高頻電壓轉(zhuǎn)換應(yīng)用的足夠高的操作頻率。

      通過集成電力系統(tǒng),優(yōu)勢包括處于與由此供電的(一個或多個)電路相同的管芯上的DC-DC電壓轉(zhuǎn)換器。例如,當(dāng)處理器技術(shù)縮小到更小的尺寸時,到處理器內(nèi)的電路的電源電壓也可以縮小到更小的值。然而,隨著尺寸減小,處理器的功率消耗可能增加。通過使用管芯外電壓轉(zhuǎn)換器以大的功率消耗將小的電源電壓提供到處理器,大的總電流被供應(yīng)到處理器。因為每個管腳具有最大電流處理能力,所以這可能增加每個管腳的電流,或增加向處理器供電所需的管腳的總數(shù)量。而且,電源電流的增加能夠?qū)е赂鞣N管芯外和管芯上互連件兩端的電阻和電感電壓降的增加,并且導(dǎo)致去耦電容器的較高的成本,通過將電壓轉(zhuǎn)換器集成到管芯上,可以減輕這些問題和其它問題。

      常規(guī)的電壓調(diào)節(jié)器被構(gòu)建有離散電感器。這些調(diào)節(jié)器的頻率一直在增加。通過增加頻率,允許所需要的電感減小。如果切換頻率是20MHz,則所需要的電感器是~100nH。



      技術(shù)實現(xiàn)要素:

      在所描述的晶片級工藝上的電感器的示例中,高導(dǎo)電層、聚合物層和磁芯允許高頻操作、低RDSON值和高效率。

      附圖說明

      圖1、圖2和圖3是根據(jù)示例實施例的電感器的制造步驟的說明。

      圖3AA是圖3的截面A-A的橫截面視圖。

      圖3BB是圖3的截面B-B的橫截面視圖。

      具體實施方式

      在附圖中,相同的附圖標(biāo)記有時被用于指定相同的元件。圖中的描述是示意性的且未按比例。示例實施例包含使用晶片級工藝制造片上電感器的技術(shù),以及允許高頻操作、低RDSON值和高效率的電感器設(shè)計。本文中描述了用于集成電路中的電感器的層壓磁性材料(laminated magnetic material)及其制造的方法的實施例。

      在至少一個實施例中,電感器可以包括層壓材料結(jié)構(gòu),以減小其中的渦流,在高頻下,渦流可以限制電感器的操作。電感器可以包括基本上或完全圍繞磁性材料的金屬線。電感器還可以包括一個層壓磁層或多個層壓磁層,一個層壓磁層或多個層壓磁層可以進一步包括更高的電阻或絕緣體層。層壓磁層的增加的電阻可以減小電感器內(nèi)的渦流,并且隨后提高電感器在較高頻率下的性能。實施例可以采用電鍍、無電鍍(electro less plating)或濺射技術(shù),以形成一個或多個磁性材料層,以及具體地那些層鄰近絕緣體層。

      圖3AA和圖3BB分別是圖3的截面A-A和截面B-B的橫截面視圖。在示例實施例100中,圖3AA具有硅晶片基板101。有源區(qū)102包括通過導(dǎo)電互連層103耦合的晶體管、二極管、電容器和電阻器以形成有源電路。有源區(qū)102接觸硅晶片基板的頂部表面,并且包括第一多個接合觸點(bond contact)104。導(dǎo)電互連層103能夠包括其間具有絕緣層的多個導(dǎo)電材料層。多個導(dǎo)電材料層能夠經(jīng)由刺穿它們的相關(guān)聯(lián)的絕緣層的多個通孔耦合在一起。導(dǎo)電互連層103的頂部是絕緣層,具有開口,以暴露第一多個接合觸點104。并且,導(dǎo)電互連層的頂部上的絕緣層能夠被氮化硅層106覆蓋,氮化硅層106具有開口,以暴露第一多個接合觸點104。

      第一聚合物層105能夠沉積在氮化硅層的頂部上,并且還包括從第一聚合物層的頂部向下延伸到第一多個接合觸點104的第一多個開口。第一聚合物層105能夠充當(dāng)電感器和硅晶片之間的應(yīng)力緩解層(relief layer)。第一聚合物層105的厚度能夠是在5μm-15μm之間。這還能夠用于減少在銅繞組和硅晶片基板101之間的耦合。能夠從聚合物SU8或PI-2622的組中選取第一聚合物層。

      第一高電導(dǎo)材料層107(圖1)能夠沉積在第一聚合物層105的頂部表面上,填充第一聚合物層中的開口,從而將第一高電導(dǎo)材料層107耦合到第一多個接合觸點104。第一高電導(dǎo)材料層107還能夠被配置為形成多個下部線圈構(gòu)件,并且還包括第二多個接合觸點108。第一高電導(dǎo)材料層107能夠包括具有20μm的厚度的銅。

      第二聚合物層109接觸第一聚合物層105和第一高電導(dǎo)材料層107。第二聚合物層的頂部表面是平坦的。第二聚合物層109能夠包括從第二聚合物層109的頂部表面向下延伸到第二多個觸點108的開口。能夠用第一多個通孔110填充第二聚合物層中的開口。第一多個通孔110能夠是銅。能夠從聚合物SU8 3000或PI-2622的組中選取第二聚合物層109。

      交替的磁性材料和絕緣材料的多個層111(圖2)能夠被沉積和限定在第二聚合物層109的頂部表面上。如所限定的,交替的磁性材料和絕緣材料的多個層111不接觸暴露在第二聚合物層109的頂部表面上的第一多個通孔110。

      每個磁膜層能夠具有從0.1μm到3μm的范圍的厚度,每個磁膜層之間具有10nm AIN電介質(zhì)。能夠從Ni80Fe20、Co90Ta5Zr5或FeAIN的組中選擇磁層。層壓磁芯總厚度能夠是在5μm-15μm之間。

      接下來,第三聚合物層112能夠被沉積,接觸第二聚合物層109和交替的磁性材料和絕緣材料的多個層111的頂部。第三聚合物層能夠包括從第三聚合物層112的頂部表面向下延伸到第一多個通孔110的頂部表面的開口。

      第二高電導(dǎo)材料層114(圖3)能夠被沉積在第三聚合物層112的頂部表面上。第二高電導(dǎo)材料層114填充第三聚合物層112中的開口,從而將第二高電導(dǎo)材料層114耦合到第一多個接合觸點104。第三高電導(dǎo)材料層114還能夠被配置為形成多個上部線圈構(gòu)件,并且還包括第三多個接合觸點115。第二高電導(dǎo)材料層114能夠包括具有20μm的厚度的銅。

      接下來,第四聚合物層116能夠被沉積,接觸第三聚合物層112和第二高電導(dǎo)材料層114的頂部。第四聚合物層能夠包括從第四聚合物層112的頂部表面向下延伸到第二高電導(dǎo)材料層114的開口。能夠用焊錫球116填充第四聚合物層中的開口。焊錫球提供到外部電路系統(tǒng)的連接。

      根據(jù)另一個實施例,通過提供常規(guī)形成的集成電路晶片101、集成電路晶片102和集成電路晶片103,制造晶片級集成電感器。通過導(dǎo)電互連層103的頂部處的絕緣層中的開口暴露集成電路中的每個集成電路的接合觸點104。

      在晶片上方沉積氮化硅層,氮化硅層接觸導(dǎo)電互連層103的頂部處的絕緣層和通過導(dǎo)電互連層103的頂部處的絕緣層中的開口暴露的接合焊盤104。使用圖案化和刻蝕工藝,通過氮化硅層中的開口暴露接合觸點104。

      從聚合物SU8或PI-2622的組中選取的第一聚合物層105被旋涂到晶片上。

      如果旋涂到晶片上的第一聚合物層105是PI-2622,則然后烘烤(bake)第一聚合物層105,以使其固化。將圖案化的硬掩膜沉積在晶片上,接觸第一聚合物105的頂部表面。將開口刻蝕到第一聚合物層105中,開口從第一聚合物層105的頂部表面向下延伸到多個接合觸點104。第一聚合物層被配置為充當(dāng)電感器和硅晶片之間的應(yīng)力緩解層。第一聚合物層的厚度是在5μm-15μm之間。然后,移除硬掩膜。

      如果旋涂到晶片上的第一聚合物層105是SU8,則然后軟烘烤第一聚合物層105。沉積和圖案化光刻膠層,其中由光源發(fā)生曝光。在曝光之后,執(zhí)行后曝光烘烤。然后顯影光刻膠和未曝光的SU8。在顯影之后,然后硬烘烤SU8。在顯影工藝之后,曝光于光源的SU8將保留在晶片上。

      將Ti/Cu的第一籽晶層濺射到第一聚合物層105的頂部表面上。

      使用標(biāo)準(zhǔn)光刻工藝,將光刻膠層旋涂到晶片上且將光刻膠層圖案化。

      然后,將第一高電導(dǎo)材料層107電鍍到光刻膠的表面上,并且進入到由光刻膠限定的開口區(qū)域中,接觸第一聚合物層105上的第一籽晶層以及限定包括第二多個觸點108的多個下部線圈構(gòu)件107并填充在第一聚合物層105中的開口,從而將第一高電導(dǎo)材料層耦合到第一多個接合觸點104。第一高電導(dǎo)材料層能夠由20μm的銅組成。使用標(biāo)準(zhǔn)光剝離(photo stripping)方法,剝離光刻膠層。在光刻膠剝離之后,干法刻蝕所暴露的第一籽晶層。

      將第二聚合物層109旋涂到晶片上,并且烘烤第二聚合物層109,以固化聚合物層。將圖案化的硬掩膜沉積在晶片上,接觸第二聚合物109的頂部表面。將開口刻蝕到第二聚合物層109中,開口從第二聚合物層109的頂部表面向下延伸到多個接合觸點108。然后,移除硬掩膜。

      能夠從聚合物SU8 3000或PI-2622的組中選取第二聚合物層109。如果使用PI-2622,則CMP工藝能夠被用于使表面平坦化。如果使用SU8 3000替代PI-2622用于第二聚合物層109,則因為SU8 3000大部分自平坦化到所需的容差,所以不需要CMP。

      將Ti/Cu的第二籽晶層濺射到第二聚合物層109的頂部表面上,接觸第二聚合物層109和第二多個觸點108的頂部。

      使用標(biāo)準(zhǔn)光刻工藝,將光刻膠層旋涂到晶片上且將光刻膠層圖案化。

      然后,將高電導(dǎo)材料層電鍍到由光刻膠限定的開口區(qū)域中,接觸第二聚合物層109上的第二籽晶層,填充第二聚合物層109中的開口,限定第一多個通孔110,從而將多個通孔耦合到第一多個接合觸點104。第二高電導(dǎo)材料層能夠由20μm的銅組成。使用標(biāo)準(zhǔn)光剝離方法剝離光刻膠層。在光刻膠剝離之后,干法刻蝕所暴露的第一籽晶層。

      將鈦層濺射到第二聚合物層的頂部表面上,接觸第二聚合物層和第一多個通孔110的頂部。

      在磁場中,能夠使用Veeco Nexus PVDi工具,將包括交替的磁性材料和絕緣材料的多個層(圖2)的層壓磁芯111沉積在鈦層的頂部表面上。交替的磁性材料和絕緣材料的多個層111被限定為不接觸在第二聚合物層109的頂部表面上暴露的第一多個通孔110。

      每個磁膜層能夠被濺射具有從0.1μm到3μm的范圍的厚度,每個磁膜層之間具有10nm AIN電介質(zhì)。能夠在磁場存在的情況下進行濺射,以確定磁性材料的易軸(easy axis)。取向使得在交替的磁性材料和絕緣材料的多個層111中的B場在難軸(hard axis)的方向。磁層能夠從Ni80Fe20、Co90Ta5Zr5或FeAIN的組中選擇。在濺射之后,在磁場的存在的情況下,磁層能夠經(jīng)受退火(300-500C)。這用于進一步限定易軸/難軸。層壓磁芯111總厚度能夠在5μm-15μm之間。

      能夠使用標(biāo)準(zhǔn)光刻膠工藝,圖案化和刻蝕層壓磁芯111。然后,能夠刻蝕交替的磁性材料和絕緣材料的多個層和Ti粘合層。然后使用標(biāo)準(zhǔn)技術(shù)剝離光刻膠。

      將第三聚合物層112旋涂到晶片上,并且烘烤第三聚合物層112,以使聚合物層固化。將圖案化的硬掩膜沉積在晶片上,接觸第三聚合物層112的頂部表面。將開口刻蝕到第三聚合物層112中,開口從第三聚合物層112的頂部表面向下延伸到第一多個通孔110。然后移除硬掩膜。

      將Ti/Cu的第三籽晶層濺射到第三聚合物層112的頂部表面上,接觸第三聚合物層112和第一多個通孔110的頂部。

      使用標(biāo)準(zhǔn)光刻工藝,將光刻膠層旋涂到晶片上且將光刻膠層圖案化。

      然后,將第二高電導(dǎo)材料層114電鍍到光刻膠的表面上,并且進入由光刻膠限定的開口區(qū)域中,接觸第三聚合物層112上的第三籽晶層,以及限定包括第二多個觸點115的多個上部線圈構(gòu)件114,并填充第三聚合物層112中的開口,從而將第二高電導(dǎo)材料層耦合到第一多個接合觸點104。第二高電導(dǎo)材料層能夠由20μm的銅組成。使用標(biāo)準(zhǔn)光剝離方法剝離光刻膠層。在光刻膠剝離之后,干法刻蝕所暴露的第一籽晶層。

      將第四聚合物層116旋涂到晶片上,并且烘烤第四聚合物層116,以使聚合物層固化。將圖案化的硬掩膜沉積在晶片上,接觸第四聚合物層116的頂部表面。將開口刻蝕到第三聚合物層116中,開口從第四聚合物層116的頂部表面向下延伸到第二多個觸點115。然后移除硬掩膜。

      在磁場(0.1-1T)存在的情況下,磁層能夠經(jīng)受第二退火(300-500C)。這用于進一步限定易軸/難軸。

      最終,在形成于第四聚合物層116中的開口中形成焊接凸塊,接觸第三高電導(dǎo)材料層114,從而耦合到第一多個接合觸點104。

      相應(yīng)地,在所描述的示例中,集成磁性設(shè)備包括硅晶片基板。有源區(qū)在其上包括由導(dǎo)電互連層耦合的晶體管、二極管、電容器和電阻器以形成有源電路。有源區(qū)接觸硅晶片基板的頂部表面,并且包括第一多個接合觸點。導(dǎo)電互連層包括其間具有絕緣層的多個導(dǎo)電材料層,多個導(dǎo)電材料層通過刺穿它們的相關(guān)聯(lián)的絕緣層的第一多個通孔耦合在一起。導(dǎo)電互連層的頂部是絕緣層,具有開口,以暴露第一多個接合觸點。進一步地,集成磁性設(shè)備包括氮化硅層,該氮化硅層覆蓋并接觸絕緣層,也具有開口,以暴露第一多個接合觸點。第一聚合物層沉積在氮化硅層的頂部上,包括從第一聚合物層的頂部向下延伸到第一多個接合觸點的第一多個開口。第一高電導(dǎo)材料層沉積在第一聚合物層的頂部表面上,填充第一聚合物層中的第一多個開口,形成第二多個通孔,從而將第一高電導(dǎo)材料層耦合到第一多個接合觸點。第一高電導(dǎo)材料層被配置為形成多個下部線圈構(gòu)件,并且還包括第二多個接合觸點。第二聚合物層接觸第一聚合物層和第一高電導(dǎo)材料層。第二聚合物層的頂部表面是平坦的。第二聚合物層包括從第二聚合物層的頂部表面向下延伸到第二多個接合觸點的第二多個開口。用第三多個通孔填充第二聚合物層中的第二多個開口。交替的磁膜材料和絕緣材料的多個層被沉積和限定在第二聚合物層的頂部表面上。如所限定的,交替的磁膜材料和絕緣材料的多個層不接觸暴露在第二聚合物層的頂部表面上的第三多個通孔。第三聚合物層被沉積接觸第二聚合物層和交替的磁性材料和絕緣材料的多個層的頂部。第三聚合物層包括從第三聚合物層的頂部表面向下延伸到第三多個通孔的頂部表面的第三多個開口。第二高電導(dǎo)材料層被沉積在第三聚合物層的頂部表面上。第二高電導(dǎo)材料層填充第三聚合物層中的第三多個開口,形成第四多個通孔,從而將第二高電導(dǎo)材料層耦合到第一多個接合觸點。第三高電導(dǎo)材料層被配置為形成多個上部線圈構(gòu)件,并且還包括第三多個接合觸點。第四聚合物層被沉積接觸第三聚合物層和第二高電導(dǎo)材料層的頂部。第四聚合物層包括從第四聚合物層的頂部表面向下延伸到第二高電導(dǎo)材料層的開口。用焊錫球填充第四聚合物層中的開口,這提供到外部電路系統(tǒng)的連接。

      在其它所描述的示例中,形成集成磁性設(shè)備的方法包含提供常規(guī)形成的集成電路晶片。通過導(dǎo)電互連層的頂部處的絕緣層中的開口暴露集成電路中的每個集成電路的接合觸點。該方法包含在晶片上沉積和限定氮化硅層,其中氮化硅層接觸導(dǎo)電互連層的頂部處的絕緣層,并且暴露通過導(dǎo)電互連層的頂部處的絕緣層中的開口暴露的接合焊盤。通過使用圖案化和刻蝕工藝,通過氮化硅層中的開口暴露接合觸點。并且,該方法包含將第一聚合物層旋涂和圖案化到晶片上,該第一聚合物層從聚合物SU8或PI-2622的組中選取;將Ti/Cu的第一籽晶層濺射到第一聚合物層的頂部表面上;以及使用標(biāo)準(zhǔn)光刻工藝,將光刻膠層旋涂和圖案化到第一籽晶層上。進一步地,該方法包含將第一高電導(dǎo)材料層電鍍到光刻膠的表面上,并且進入到由光刻膠限定的開口區(qū)域中,接觸第一籽晶層,并且限定包括第二多個觸點的多個下部線圈構(gòu)件,以及填充第一聚合物層中的第一多個開口,從而將第一高電導(dǎo)材料層耦合到第一多個接合觸點。而且,該方法包含使用標(biāo)準(zhǔn)光刻膠剝離方法剝離光刻膠層,并且干法刻蝕所暴露的第一籽晶層;將第二聚合物層旋涂到晶片上,并且烘烤第二聚合物層,以使聚合物層固化;以及將圖案化的硬掩膜沉積在晶片上,接觸第二聚合物的頂部表面。將第二多個開口刻蝕到第二聚合物層中,第二多個開口從第二聚合物層的頂部表面向下延伸到第二多個觸點。并且,該方法包含移除硬掩膜;將Ti/Cu的第二籽晶層濺射到第一聚合物層的頂部表面上;使用標(biāo)準(zhǔn)光刻工藝,將光刻膠層旋涂和圖案化到第二籽晶層上;將高電導(dǎo)材料層電鍍到由光刻膠限定的開口區(qū)域中,接觸第二籽晶層,并且限定第一多個通孔,從而將第一多個通孔耦合到第一多個接合觸點。進一步地,該方法包含使用標(biāo)準(zhǔn)光刻膠剝離方法剝離光刻膠層,并且干法刻蝕所暴露的第二籽晶層;將鈦層濺射到第二聚合物層的頂部表面上,接觸第二聚合物層和第一多個通孔的頂部;以及在磁場中,使用Veeco Nexus PVDi工具,將層壓磁芯沉積在鈦層的頂部表面上,該層壓磁芯包括交替的磁膜材料和絕緣材料的多個層。交替的磁性材料和絕緣材料的多個層被限定為不接觸在第二聚合物層的頂部表面上暴露的第一多個通孔。而且,該方法包含使用標(biāo)準(zhǔn)光刻膠工藝,圖案化和刻蝕交替的磁性材料和絕緣材料的多個層和鈦層。然后使用標(biāo)準(zhǔn)技術(shù)剝離光刻膠。并且,該方法包含將第三聚合物層旋涂到晶片上,并且烘烤第三聚合物層,以使聚合物層固化;將圖案化的硬掩膜沉積在晶片上,接觸第三聚合物的頂部表面,其中將第三多個開口刻蝕到第三聚合物層中,第三多個開口從第三聚合物層的頂部表面向下延伸到第一多個通孔;移除硬掩膜;將Ti/Cu的第三籽晶層濺射到第三聚合物層的頂部表面上;使用標(biāo)準(zhǔn)光刻工藝,將光刻膠層旋涂和圖案化到第三籽晶層上;以及將第二高電導(dǎo)材料層電鍍到光刻膠的表面上,并且進入到由光刻膠限定的開口區(qū)域中,接觸第三籽晶層,并且限定包括第二多個觸點的多個上部線圈構(gòu)件,以及填充第三聚合物層中的第三多個開口,從而將第二高電導(dǎo)材料層耦合到第一多個接合觸點。進一步地,該方法包含使用標(biāo)準(zhǔn)光刻膠剝離方法剝離光刻膠層,并且干法刻蝕所暴露的第一籽晶層;沉積第四聚合物層,接觸第三聚合物層和第二高電導(dǎo)材料層,其中第四聚合物層包括從第四聚合物層的頂部表面向下延伸穿過第四聚合物層到第二高電導(dǎo)材料層的開口;在磁場(0.1-1T)存在的情況下,磁層經(jīng)受第二退火(300-500C),其中第二退火進一步限定易軸/難軸;以及在形成于第四聚合物層中的開口中形成焊接凸塊,接觸第二高電導(dǎo)材料層。

      在所描述的實施例中,修改是可能的,并且在要求保護的范圍內(nèi)其他實施例是可能的。

      當(dāng)前第1頁1 2 3 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1