US 8652939B2公開了一種用于管芯組件的方法。形成從半導(dǎo)體襯底的有源表面延伸的溝槽，該半導(dǎo)體襯底包括具有從有源表面延伸的連接器端子的多個集成電路管芯。溝槽延伸至半導(dǎo)體襯底中，但不穿過半導(dǎo)體襯底。保護(hù)層形成在有源表面和溝槽的上面，并且覆蓋連接器端子的下部，該保護(hù)層可以是聚酰亞胺或底部填充材料。在保護(hù)層中和溝槽內(nèi)形成預(yù)切割的開口。在有源表面、保護(hù)層和連接器端子上施加背面研磨帶，該背面研磨帶隨后被機(jī)械地去除或可以通過用紫外光源固化來釋放。從背側(cè)去除襯底材料，直到暴露出預(yù)切割的開口為止。

本發(fā)明的目的是公開一種改進(jìn)的用于晶片級封裝的切割方法。另一目的是公開一種具有適用于在晶片級封裝之后進(jìn)行切割的結(jié)構(gòu)的半導(dǎo)體芯片。

用根據(jù)權(quán)利要求1所述的切割方法以及根據(jù)權(quán)利要求10所述的半導(dǎo)體芯片來實(shí)現(xiàn)該目的。實(shí)施方式從從屬權(quán)利要求中得出。

用于晶片級封裝的切割方法包括：提供具有集成電路區(qū)域的半導(dǎo)體襯底；在襯底中集成電路區(qū)域之間形成溝槽；在集成電路區(qū)域上方和溝槽上方施加聚酰亞胺層；在聚酰亞胺層上方施加帶層，所述帶層在集成電路區(qū)域和溝槽上延伸；以及從與帶層相對的襯底側(cè)去除半導(dǎo)體襯底的層部分，直到溝槽被打開(open)并且因此實(shí)現(xiàn)半導(dǎo)體襯底的切割為止。然后去除帶層，并且因此在溝槽上方的部分中切斷聚酰亞胺層。

在切割方法的變型中，聚酰亞胺層作為跨越溝槽的特別是來自載帶的干膜來施加。

在切割方法的另一變型中，聚酰亞胺層在溝槽附近設(shè)置有斷裂定界。

在切割方法的另一變型中，斷裂定界由聚酰亞胺層中的間隙形成。

在切割方法的另一變型中，聚酰亞胺層是光敏的，并且使用光刻法來形成斷裂定界。

切割方法的另一變型包括：提供具有未被聚酰亞胺層覆蓋的接觸焊墊的集成電路區(qū)域；以及在施加帶層之前施加凸點(diǎn)接觸，每個凸點(diǎn)接觸與接觸焊墊中的一個接觸焊墊電連接。

切割方法的另一變型包括：在聚酰亞胺層上施加導(dǎo)電層，導(dǎo)電層的部分接觸接觸焊墊；在導(dǎo)電層上施加覆蓋層，覆蓋層未覆蓋導(dǎo)電層的局部區(qū)域；在施加帶層之前在導(dǎo)電層的未覆蓋區(qū)域上施加凸點(diǎn)下金屬化層和凸點(diǎn)接觸；以及在覆蓋層上施加帶層。

在切割方法的另一變型中，通過旋涂液體聚酰亞胺層來施加覆蓋層。

切割方法的另一變型包括：在溝槽已經(jīng)被打開之后并且在帶層被去除之前將切割箔施加至半導(dǎo)體襯底，切割箔是柔性的以使得聚酰亞胺層能夠通過斷裂而被切斷。

半導(dǎo)體芯片包括：半導(dǎo)體襯底，其具有設(shè)置有接觸焊墊的集成電路區(qū)域；聚酰亞胺層，其布置在集成電路區(qū)域上方而不覆蓋接觸焊墊；凸點(diǎn)接觸，其與接觸焊墊電連接；以及在聚酰亞胺層上的覆蓋層，其橫向限制聚酰亞胺層。特別地，覆蓋層可以是另一聚酰亞胺層。

半導(dǎo)體芯片的實(shí)施方式還包括：在聚酰亞胺層上的導(dǎo)電層，導(dǎo)電層的一部分接觸接觸焊墊；以及被施加至導(dǎo)電層的凸點(diǎn)下金屬化層和凸點(diǎn)接觸。

在另一實(shí)施方式中，覆蓋層不覆蓋凸點(diǎn)接觸。

特別地，覆蓋層對聚酰亞胺層的橫向限制被設(shè)置為用于晶片切割的斷裂定界。

以下是結(jié)合附圖的切割方法和半導(dǎo)體芯片的示例的詳細(xì)描述。

圖1是在IC處理和形成用于芯片切割的劃片槽之后晶片的橫截面。

圖2是根據(jù)圖1的在形成切割溝槽之后的橫截面。

圖3是根據(jù)圖2的在施加聚酰亞胺層之后的橫截面。

圖4是根據(jù)圖3的在構(gòu)造聚酰亞胺層之后的橫截面。

圖5是根據(jù)圖4的在施加導(dǎo)電層之后的橫截面。

圖6是根據(jù)圖5的在構(gòu)造導(dǎo)電層之后的橫截面。

圖7是根據(jù)圖6的在施加覆蓋層之后的橫截面。

圖8是根據(jù)圖7的在構(gòu)造覆蓋層之后的橫截面。

圖9是根據(jù)圖8的在施加凸點(diǎn)接觸之后的橫截面。

圖10是根據(jù)圖9的在施加研磨帶層之后的橫截面。

圖11是根據(jù)圖10的在研磨之后的橫截面。

圖12是根據(jù)圖11的在去除研磨帶層之后的橫截面。

圖1是在制造集成電路之后例如可以是硅晶片的半導(dǎo)體襯底1的橫截面，所述集成電路例如可以是CMOS電路。被提供用于半導(dǎo)體芯片的集成電路區(qū)域可以各自包括：布線層2，其具有嵌入在金屬間電介質(zhì)中的結(jié)構(gòu)化的和互連的金屬層；以及形成在半導(dǎo)體襯底1中的如圖1中以虛線輪廓示意性示出的集成電路部件20。例如可以通過標(biāo)準(zhǔn)CMOS工藝來制造集成電路區(qū)域2、20。集成電路區(qū)域2、20的細(xì)節(jié)與本發(fā)明無關(guān)，因此在圖1中未示出集成電路區(qū)域2、20的細(xì)節(jié)。優(yōu)選地，由一個或更多個介電層來鈍化布線層2的表面。根據(jù)圖1的實(shí)施方式包括例如可以是氮化物的第一鈍化層3和例如可以是氧化物的第二鈍化層4。用于集成電路部件20中的部分或全部的外部電連接的接觸焊墊5可以布置在布線層2中或布線層2上。鈍化層3、4不完全覆蓋接觸焊墊5。

圖1所示的半導(dǎo)體襯底1要通過切割被分離成單個半導(dǎo)體芯片，這可以通過根據(jù)本發(fā)明的切割方法來執(zhí)行。切割方法使得能夠在將半導(dǎo)體襯底1切割成單獨(dú)的半導(dǎo)體芯片之前，施加凸點(diǎn)接觸以用于外部電連接。用于切割的劃片槽6由在要切割半導(dǎo)體襯底1的芯片邊界處的鈍化層3、4和布線層2中的開口來限定。

圖2是根據(jù)圖1的在劃片槽6下方半導(dǎo)體襯底1中形成溝槽7之后的切割方法的中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖2的與圖1所示的元件對應(yīng)的中間產(chǎn)品的元件。設(shè)置不切穿半導(dǎo)體襯底1的溝槽7以便于切割步驟。溝槽7的寬度w例如通?？梢孕≈良s15μm，并且溝槽7的深度d例如通?？梢詾榧s200μm。

圖3是根據(jù)圖2的在施加聚酰亞胺層8之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖3的與圖2中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。聚酰亞胺層8作為整個層施加在集成電路區(qū)域2、20和由聚酰亞胺層8跨越的溝槽7上方的表面上，使得溝槽7形成封閉空隙。聚酰亞胺層8優(yōu)選地作為可以由載帶層壓而成的干膜來施加。具體地，聚酰亞胺層8可以包括光敏材料。如果在施加聚酰亞胺層8之后，光敏材料還沒有完全聚合，則可以使用光刻法來構(gòu)造聚酰亞胺層8。這在用于露出接觸焊墊5的后續(xù)方法步驟中可能是有用的。

圖4是根據(jù)圖3的在構(gòu)造聚酰亞胺層8之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖4的與圖3中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。聚酰亞胺層8被構(gòu)造成露出接觸焊墊5。如圖4所示，在本文中將被稱為斷裂定界(breaking delimitation)9的細(xì)長的預(yù)定斷裂點(diǎn)可以有利地通過聚酰亞胺層8中沿著溝槽7的邊緣的間隙來形成。斷裂定界9的目的及其對于切割方法的優(yōu)點(diǎn)將從以下描述中變得清楚。

圖5是根據(jù)圖4的在施加導(dǎo)電層10之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖5的與圖4中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。例如，可以通過濺射金屬層來形成導(dǎo)電層10。導(dǎo)電層10接觸接觸焊墊5，并且因此提供接觸焊墊5的電連接。

圖6是根據(jù)圖5的在構(gòu)造導(dǎo)電層10之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖6的與圖5中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。從包括溝槽7上方的區(qū)域的區(qū)域中去除導(dǎo)電層10，尤其是從聚酰亞胺層8的形成斷裂定界9的間隙中去除導(dǎo)電層10?？梢愿鶕?jù)尤其是在導(dǎo)電層10被設(shè)置為再分布層時的個別要求，將導(dǎo)電層10構(gòu)造成導(dǎo)電帶(conductor track)等。

圖7是根據(jù)圖6的在施加覆蓋層11之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖7的與圖6中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。覆蓋層11施加在聚酰亞胺層8和導(dǎo)電層10上。覆蓋層11尤其可以是例如另一聚酰亞胺層，其可以作為液體聚酰亞胺層來施加，因?yàn)橛删埘啺穼?和導(dǎo)電層10形成的表面足夠光滑。

圖8是根據(jù)圖7的在構(gòu)造覆蓋層11之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖8的與圖7中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。在導(dǎo)電層10的要布置凸點(diǎn)接觸的接觸區(qū)域上方對覆蓋層11進(jìn)行開口。此外，優(yōu)選地，在溝槽7上方去除覆蓋層11。

圖9是根據(jù)圖8的在施加凸點(diǎn)接觸13之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖9的與圖8中所示的元件對應(yīng)的另一中間產(chǎn)物的元件。在根據(jù)圖9的實(shí)施方式中，例如，外部電連接由凸點(diǎn)接觸表示，結(jié)合所描述的方法，其可以是優(yōu)選的。但是電連接的任何其它常規(guī)應(yīng)用，如引線接合，也可以是適合的。如果要施加凸點(diǎn)接觸，則優(yōu)選地在導(dǎo)電層10的接觸區(qū)域上形成凸點(diǎn)下金屬化層12。凸點(diǎn)下金屬化層12可以是從半導(dǎo)體技術(shù)已知的任何常規(guī)的凸點(diǎn)下金屬化層，并且尤其可以通過例如無電解NiAu電鍍來制造。然后，將可以由例如焊球形成的凸點(diǎn)接觸13布置在凸點(diǎn)下金屬化層12上?？梢酝ㄟ^常規(guī)處理步驟來施加凸點(diǎn)接觸13。

圖10是根據(jù)圖9的在施加帶層14之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖10的與圖9中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。可以通過例如層壓來施加帶層14。腔15可以保留在帶層14與聚酰亞胺層8在覆蓋層11的水平處的溝槽7上方的部分18之間。帶層14形成研磨帶以用于改進(jìn)對在以下方法步驟期間獲得的中間產(chǎn)品的處理：在所述方法步驟中，從背側(cè)使半導(dǎo)體襯底1變薄?？梢酝ㄟ^例如機(jī)械處理(如研磨)來使襯底1變薄，這可以通過化學(xué)制品來增強(qiáng)。

圖11是根據(jù)圖10的在研磨之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖11的與圖10中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。圖11示出了如何通過去除襯底1的層部分來使半導(dǎo)體襯底1變薄，直到溝槽7從背側(cè)打開并且因此實(shí)現(xiàn)切割為止。切割箔16可以優(yōu)選地施加至與帶層14相對的襯底側(cè)17，使得溝槽7再次閉合并且形成空隙。當(dāng)通過去除帶層14來釋放半導(dǎo)體芯片時，切割箔16固定半導(dǎo)體芯片。當(dāng)帶層14已經(jīng)被去除時，由切割箔16和聚酰亞胺層8的部分18形成半導(dǎo)體芯片之間僅剩的連接，所述部分18存在于溝槽7的上方并且特別地是在形成斷裂定界9的間隙之間。切割箔16優(yōu)選地足夠柔性以使得聚酰亞胺層8能夠通過在部分18處斷裂而被切斷。

圖12是根據(jù)圖11的在去除帶層14之后的切割方法的另一中間產(chǎn)品的橫截面。用相同的附圖標(biāo)記來表示根據(jù)圖12的與圖11中所示的元件對應(yīng)的另一中間產(chǎn)品的元件。圖12示出了在切割之后獲得的產(chǎn)品，單個半導(dǎo)體芯片粘附至切割箔16。聚酰亞胺層8的剩余部分19可以留在斷裂定界9處，其在聚酰亞胺層8被切斷的位置處半導(dǎo)體芯片的布線層2和鈍化層3、4上方保留光滑的橫向邊緣。隨后，去除切割箔16將產(chǎn)生多個單獨(dú)的半導(dǎo)體芯片。

圖12還示出了尤其適合于該切割方法的應(yīng)用的半導(dǎo)體芯片的結(jié)構(gòu)。優(yōu)選地不覆蓋凸點(diǎn)接觸13的覆蓋層11以這樣的方式布置在聚酰亞胺層8上，使得覆蓋層11在半導(dǎo)體芯片的上邊緣附近橫向限制聚酰亞胺層8。因此，即使在晶片級封裝之后通過在半導(dǎo)體芯片之間的部分18中切斷聚酰亞胺層8來執(zhí)行切割，也可以保留光滑的邊緣。通過該結(jié)構(gòu)實(shí)現(xiàn)的斷裂定界9確保聚酰亞胺層8破裂的部分18被橫向限制，并且不能到達(dá)集成電路區(qū)域2、20上或不利地影響電連接。

本發(fā)明使得晶片級芯片尺寸封裝(WL-CSP)與溝槽先劃片后減薄法(DBG)的組合能夠獲得光滑的芯片邊緣。使用可被層壓為覆蓋溝槽的干膜的聚酰亞胺層消除了由表面形貌引起的問題，并且使得能夠進(jìn)行隨后的旋涂處理和其它標(biāo)準(zhǔn)的處理步驟。通常，可以將劃片槽的寬度從約80μm充分地減小為約15μm，可以使每個晶片的良好管芯的收益最大化，并且可以以其全厚度來處理晶片直到處理流程結(jié)束為止，從而降低晶片破損的風(fēng)險(xiǎn)。

附圖標(biāo)記列表

1 半導(dǎo)體襯底

2 布線層

3 第一鈍化層

4 第二鈍化層

5 接觸焊墊

6 劃片槽

7 溝槽

8 聚酰亞胺層

9 斷裂定界

10 導(dǎo)電層

11 覆蓋層

12 凸點(diǎn)下金屬化層

13 凸點(diǎn)接觸

14 帶層

15 腔

16 切割箔

17 與帶層相對的襯底側(cè)

18 聚酰亞胺層的部分

19 聚酰亞胺層的剩余部分

20 集成電路部件

d 深度

w 寬度