本申請(qǐng)享有以日本專利申請(qǐng)2015-180504號(hào)(申請(qǐng)日：2015年9月14日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置。

背景技術(shù)：

作為新一代半導(dǎo)體裝置用的材料，期待SiC(碳化硅)。SiC具有與Si(硅)相比帶隙為3倍、破壞電場(chǎng)強(qiáng)度為約10倍、熱導(dǎo)率為約3倍的優(yōu)異物性。如果活用該特性，可實(shí)現(xiàn)低損耗且能進(jìn)行高溫動(dòng)作的半導(dǎo)體裝置。

作為使用SiC的MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的降低接通電阻的結(jié)構(gòu)，有在溝槽內(nèi)設(shè)置柵極電極的溝槽柵極型的MOSFET。在溝槽柵極型的MOSFET中，有因電場(chǎng)集中在溝槽底部而導(dǎo)致柵極絕緣膜被破壞的顧慮。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種能夠抑制柵極絕緣膜的破壞的半導(dǎo)體裝置。

實(shí)施方式的半導(dǎo)體裝置具備：SiC層，具有第1面及第2面；第1導(dǎo)電型的第1SiC區(qū)域，設(shè)置在所述SiC層內(nèi)；第2導(dǎo)電型的第1柱區(qū)域，設(shè)置在所述第1SiC區(qū)域內(nèi)；第2導(dǎo)電型的第2柱區(qū)域，設(shè)置在所述第1SiC區(qū)域內(nèi)；第2導(dǎo)電型的第3柱區(qū)域，設(shè)置在所述第1柱區(qū)域與所述第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比所述第1柱區(qū)域高；第2導(dǎo)電型的第4柱區(qū)域，設(shè)置在所述第2柱區(qū)域與所述第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比所述第2柱區(qū)域高；柵極電極，至少一部分設(shè)置在所述第3柱區(qū)域與所述第4柱區(qū)域之間；第2導(dǎo)電型的第1主體區(qū)域，設(shè)置在所述第1SiC區(qū)域與所述第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比所述第3柱區(qū)域低；第2導(dǎo)電型的第2主體區(qū)域，設(shè)置 在所述第1SiC區(qū)域與所述第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比所述第4柱區(qū)域低；柵極絕緣膜，設(shè)置在所述第1主體區(qū)域與所述柵極電極之間以及所述第2主體區(qū)域與所述柵極電極之間，且以所述第1面為基準(zhǔn)的所述第2面?zhèn)鹊亩瞬康纳疃葴\于以所述第1面為基準(zhǔn)的所述第3柱區(qū)域及所述第4柱區(qū)域的深度；第2導(dǎo)電型的第5柱區(qū)域，與所述第3柱區(qū)域接觸地設(shè)置在所述第3柱區(qū)域與所述柵極電極之間，并在與所述柵極電極之間夾著所述第1SiC區(qū)域，且第2導(dǎo)電型的雜質(zhì)濃度比所述第3柱區(qū)域低；第2導(dǎo)電型的第6柱區(qū)域，與所述第4柱區(qū)域接觸地設(shè)置在所述第4柱區(qū)域與所述柵極電極之間，并在與所述柵極電極之間夾著所述第1SiC區(qū)域，且第2導(dǎo)電型的雜質(zhì)濃度比所述第4柱區(qū)域低；第1導(dǎo)電型的第1源極區(qū)域，設(shè)置在所述第1主體區(qū)域與所述第1面之間；以及第1導(dǎo)電型的第2源極區(qū)域，設(shè)置在所述第2主體區(qū)域與所述第1面之間。

附圖說明

圖1是第1實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。

圖2是第1實(shí)施方式的半導(dǎo)體裝置的作用及效果的說明圖。

圖3是第2實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。

具體實(shí)施方式

以下，一邊參照附圖，一邊對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。另外，在以下的說明中，對(duì)于相同或類似的部件等標(biāo)注相同的符號(hào)，對(duì)于已經(jīng)說明過一次的部件等適當(dāng)省略其說明。

而且，在以下的說明中，n⁺、n、n^-及p⁺、p、p^-的記述表示各導(dǎo)電型中的雜質(zhì)濃度的相對(duì)高低。也就是表示：n⁺相比于n，n型的雜質(zhì)濃度相對(duì)較高，n^-相比于n，n型的雜質(zhì)濃度相對(duì)較低。而且，表示：p⁺相比于p，p型的雜質(zhì)濃度相對(duì)較高，p^-相比于p，p型的雜質(zhì)濃度相對(duì)較低。另外，有時(shí)也將n⁺型、n^-型簡(jiǎn)略記作n型，將p⁺型、p^-型簡(jiǎn)略記作p型。

而且，在本說明書中，所謂“柱區(qū)域”是指，設(shè)置在SiC層內(nèi)的一部分SiC區(qū)域?！爸鶇^(qū)域”是例如為柱狀或板狀且在SiC層的膜厚方向上較長(zhǎng)的SiC區(qū)域。

(第1實(shí)施方式)

本實(shí)施方式的半導(dǎo)體裝置具備：SiC層，具有第1面及第2面；第1導(dǎo)電型的第1SiC區(qū)域，設(shè)置在SiC層內(nèi)；第2導(dǎo)電型的第1柱區(qū)域，設(shè)置在第1SiC區(qū)域內(nèi)；第2導(dǎo)電 型的第2低濃度柱區(qū)域，設(shè)置在第1SiC區(qū)域內(nèi)；第2導(dǎo)電型的第1高濃度柱區(qū)域，設(shè)置在第1柱區(qū)域與第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比第1柱區(qū)域高；第2導(dǎo)電型的第2高濃度柱區(qū)域，設(shè)置在第2低濃度柱區(qū)域與第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比第2低濃度柱區(qū)域高；柵極電極，至少一部分設(shè)置在第1高濃度柱區(qū)域與第2高濃度柱區(qū)域之間；第2導(dǎo)電型的第1主體區(qū)域，設(shè)置在第1SiC區(qū)域與第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比第1高濃度柱區(qū)域低；第2導(dǎo)電型的第2主體區(qū)域，設(shè)置在第1SiC區(qū)域與第1面之間，且第2導(dǎo)電型的雜質(zhì)濃度比第2高濃度柱區(qū)域低；柵極絕緣膜，設(shè)置在第1主體區(qū)域與柵極電極之間以及第2主體區(qū)域與柵極電極之間，且以第1面為基準(zhǔn)的第2面?zhèn)鹊亩瞬康纳疃葴\于以第1面為基準(zhǔn)的第1高濃度柱區(qū)域及第2高濃度柱區(qū)域的深度；第2導(dǎo)電型的第1邊柱區(qū)域，與第1高濃度柱區(qū)域接觸地設(shè)置在第1高濃度柱區(qū)域與柵極電極之間，并在與柵極電極之間夾著第1SiC區(qū)域，且第2導(dǎo)電型的雜質(zhì)濃度比第1高濃度柱區(qū)域低；第2導(dǎo)電型的第2邊柱區(qū)域，與第2高濃度柱區(qū)域接觸地設(shè)置在第2高濃度柱區(qū)域與柵極電極之間，并在與柵極電極之間夾著第1SiC區(qū)域，且第2導(dǎo)電型的雜質(zhì)濃度比第2高濃度柱區(qū)域低；第1導(dǎo)電型的第1源極區(qū)域，設(shè)置在第1主體區(qū)域與第1面之間；以及第1導(dǎo)電型的第2源極區(qū)域，設(shè)置在第2主體區(qū)域與第1面之間。

圖1是本實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置是使用SiC(碳化硅)的溝槽柵極型的立式MOSFET100。以下，以第1導(dǎo)電型是n型、且第2導(dǎo)電型是p型的情況為例進(jìn)行說明。

MOSFET100具備SiC層10、源極電極12、漏極電極14、柵極絕緣膜16、柵極電極18、層間絕緣膜20及溝槽40。在SiC層10內(nèi)，具備n⁺型的漏極區(qū)域(第3SiC區(qū)域)22、n^-型的第1漂移區(qū)域(第2SiC區(qū)域)24、n^-型的第2漂移區(qū)域(第1SiC區(qū)域)26、p^-型的第1低濃度柱區(qū)域(第1柱區(qū)域)28a、p^-型的第2低濃度柱區(qū)域(第2柱區(qū)域)28b、p⁺型的第1高濃度柱區(qū)域(第3柱區(qū)域)30a、p⁺型的第2高濃度柱區(qū)域(第4柱區(qū)域)30b、p型的第1主體區(qū)域32a、p型的第2主體區(qū)域32b、n⁺型的第1源極區(qū)域34a、n⁺型的第2源極區(qū)域34b、p⁺型的第1接觸區(qū)域36a、p⁺型的第2接觸區(qū)域36b、p^-型的第1邊柱區(qū)域(第5柱區(qū)域)60a以及p^-型的第2邊柱區(qū)域(第6柱區(qū)域)60b。

SiC層10是單晶的SiC。SiC層10例如為4H-SiC。

SiC層10具備第1面及第2面。以下，也將第1面稱為正面，將第2面稱為背面。另外，以下，所謂“深度”是指以第1面為基準(zhǔn)的深度。

第1面例如為相對(duì)于(0001)面傾斜0度以上8度以下的面。而且，第2面例如為相 對(duì)于(000-1)面傾斜0度以上8度以下的面。(0001)面被稱為硅面。(000-1)面被稱為碳面。

n⁺型的漏極區(qū)域22設(shè)置在SiC層10的背面。漏極區(qū)域22例如含有氮(N)作為n型雜質(zhì)。漏極區(qū)域22的n型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁸cm^-3以上1×10²¹cm^-3以下。

n^-型的第1漂移區(qū)域24設(shè)置在漏極區(qū)域22上。第1漂移區(qū)域24設(shè)置在第2漂移區(qū)域26與SiC層10的背面之間。

第1漂移區(qū)域24例如含有氮(N)作為n型雜質(zhì)。第1漂移區(qū)域24的n型雜質(zhì)的雜質(zhì)濃度低于第2漂移區(qū)域26的n型雜質(zhì)的雜質(zhì)濃度。第1漂移區(qū)域24的n型雜質(zhì)的雜質(zhì)濃度例如為4×10¹⁴cm^-3以上6×10¹⁶cm^-3以下。第1漂移區(qū)域24的厚度例如為0.1μm以上150μm以下。

n^-型的第2漂移區(qū)域26設(shè)置在第1漂移區(qū)域24上。

第2漂移區(qū)域26例如含有氮(N)作為n型雜質(zhì)。第2漂移區(qū)域26的n型雜質(zhì)的雜質(zhì)濃度例如為5×10¹⁶cm^-3以上5×10¹⁷cm^-3以下。第2漂移區(qū)域26的厚度例如為3μm以上10μm以下。

p^-型的第1低濃度柱區(qū)域28a設(shè)置在第2漂移區(qū)域26內(nèi)。第1低濃度柱區(qū)域28a例如含有鋁(Al)作為p型雜質(zhì)。第1低濃度柱區(qū)域28a的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁶cm^-3以上1×10¹⁸cm^-3以下。

第1低濃度柱區(qū)域28a的深度例如為2μm以上10μm以下。第1低濃度柱區(qū)域28a的寬度(圖1中的“w”)例如為0.5μm以上2.5μm以下。

p^-型的第2低濃度柱區(qū)域28b設(shè)置在第2漂移區(qū)域26內(nèi)。第2低濃度柱區(qū)域28b例如含有鋁(Al)作為p型雜質(zhì)。第2低濃度柱區(qū)域28b的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁶cm^-3以上1×10¹⁸cm^-3以下。

第2低濃度柱區(qū)域28b的深度例如為2μm以上10μm以下。第2低濃度柱區(qū)域28b的寬度例如為0.5μm以上2.5μm以下。

第1低濃度柱區(qū)域28a與第2低濃度柱區(qū)域28b具備在制造偏差的范圍內(nèi)為相同的形狀及雜質(zhì)濃度。第1低濃度柱區(qū)域28a與第2低濃度柱區(qū)域28b之間的距離(圖1中的“d1”)例如為0.5μm以上3.0μm以下。

在將第1低濃度柱區(qū)域28a的p型雜質(zhì)的雜質(zhì)濃度與n型雜質(zhì)的雜質(zhì)濃度的差設(shè)為N₁、第1低濃度柱區(qū)域28a的寬度設(shè)為w、第1低濃度柱區(qū)域28a與第2低濃度柱區(qū)域28b之間的第2漂移區(qū)域26的n型雜質(zhì)的雜質(zhì)濃度與p型雜質(zhì)的雜質(zhì)濃度的差設(shè)為N₂、第1低濃度柱區(qū)域28a與第2低濃度柱區(qū)域28b之間的距離設(shè)為d1的情況下，N₁w/N₂d1例如為0.8以上1.5以下。

第1低濃度柱區(qū)域28a及第2漂移區(qū)域26的p型雜質(zhì)及n型雜質(zhì)的雜質(zhì)濃度例如為平均濃度。平均濃度是通過在多個(gè)點(diǎn)對(duì)雜質(zhì)濃度進(jìn)行測(cè)定并計(jì)算平均值而求出。

p⁺型的第1高濃度柱區(qū)域30a設(shè)置在第1低濃度柱區(qū)域28a與SiC層10的表面之間。第1高濃度柱區(qū)域30a與第1低濃度柱區(qū)域28a接觸地設(shè)置。

第1高濃度柱區(qū)域30a例如含有鋁(Al)作為p型雜質(zhì)。第1高濃度柱區(qū)域30a的p型雜質(zhì)的雜質(zhì)濃度高于第1低濃度柱區(qū)域28a的p型雜質(zhì)的雜質(zhì)濃度。第1高濃度柱區(qū)域30a的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁸cm^-3以上5×10²⁰cm^-3以下。

第1高濃度柱區(qū)域30a的深度深于溝槽40的深度。第1高濃度柱區(qū)域30a的深度例如為1μm以上3μm以下。第1高濃度柱區(qū)域30a的寬度例如為0.5μm以上1.5μm以下。

p⁺型的第2高濃度柱區(qū)域30b設(shè)置在第2低濃度柱區(qū)域28b與SiC層10的表面之間。第2高濃度柱區(qū)域30b與第2低濃度柱區(qū)域28b接觸地設(shè)置。

第2高濃度柱區(qū)域30b例如含有鋁(Al)作為p型雜質(zhì)。第2高濃度柱區(qū)域30b的p型雜質(zhì)的雜質(zhì)濃度高于第2低濃度柱區(qū)域28b的p型雜質(zhì)的雜質(zhì)濃度。第2高濃度柱區(qū)域30b的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁸cm^-3以上5×10²⁰cm^-3以下。

第2高濃度柱區(qū)域30b的深度深于溝槽40的深度。第2高濃度柱區(qū)域30b的深度例如為1μm以上3μm以下。第2高濃度柱區(qū)域30b的寬度例如為0.5μm以上1.5μm以下。

第1高濃度柱區(qū)域30a與第2高濃度柱區(qū)域30b具備在制造偏差的范圍內(nèi)為相同的形狀及雜質(zhì)濃度。

p^-型的第1邊柱區(qū)域60a與第1高濃度柱區(qū)域30a接觸地設(shè)置在第1高濃度柱區(qū)域30a與柵極電極18之間。第1邊柱區(qū)域60a設(shè)置在第1高濃度柱區(qū)域30a與第2漂移區(qū)域26之間。第1邊柱區(qū)域60a與第1高濃度柱區(qū)域30a接觸。在第1邊柱區(qū)域60a與柵極電極18之間夾著第2漂移區(qū)域26。

第1邊柱區(qū)域60a例如含有鋁(Al)作為p型雜質(zhì)。第1邊柱區(qū)域60a的p型雜質(zhì)的雜質(zhì)濃度低于第1高濃度柱區(qū)域30a的p型雜質(zhì)的雜質(zhì)濃度。第1邊柱區(qū)域60a的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁶cm^-3以上1×10¹⁸cm^-3以下。

第1邊柱區(qū)域60a的深度深于柵極絕緣膜16的第2面型的端部的深度。第1邊柱區(qū)域60a的深度深于溝槽40的深度。第1邊柱區(qū)域60a的深度例如為1μm以上3μm以下。第1邊柱區(qū)域60a的寬度例如為0.1μm以上0.5μm以下。

第1邊柱區(qū)域60a的深度既可深于第1高濃度柱區(qū)域30a的深度，也可淺于第1高 濃度柱區(qū)域30a的深度。從抑制因電場(chǎng)集中在溝槽底部而導(dǎo)致破壞柵極絕緣膜的觀點(diǎn)來講，理想的是第1邊柱區(qū)域60a的深度深于第1高濃度柱區(qū)域30a的深度。

p^-型的第2邊柱區(qū)域60b與第2高濃度柱區(qū)域30b接觸地設(shè)置在第2高濃度柱區(qū)域30b與柵極電極18之間。第2邊柱區(qū)域60b設(shè)置在第2高濃度柱區(qū)域30b與第2漂移區(qū)域26之間。第2邊柱區(qū)域60b與第2高濃度柱區(qū)域30b接觸。在第2邊柱區(qū)域60b與柵極電極18之間夾著第2漂移區(qū)域26。

第2邊柱區(qū)域60b例如含有鋁(Al)作為p型雜質(zhì)。第2邊柱區(qū)域60b的p型雜質(zhì)的雜質(zhì)濃度低于第2高濃度柱區(qū)域30b的p型雜質(zhì)的雜質(zhì)濃度。第2邊柱區(qū)域60b的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁶cm^-3以上1×10¹⁸cm^-3以下。

第2邊柱區(qū)域60b的深度深于柵極絕緣膜16的第2面型的端部的深度。第2邊柱區(qū)域60b的深度深于溝槽40的深度。第2邊柱區(qū)域60b的深度例如為1μm以上3μm以下。第2邊柱區(qū)域60b的寬度例如為0.1μm以上0.5μm以下。

第2邊柱區(qū)域60b的深度既可淺于第2高濃度柱區(qū)域30b的深度，也可深于第2高濃度柱區(qū)域30b的深度。從抑制因電場(chǎng)集中在溝槽底部而導(dǎo)致破壞柵極絕緣膜的觀點(diǎn)來講，理想的是第2邊柱區(qū)域60b的深度深于第2高濃度柱區(qū)域30b的深度。

第1邊柱區(qū)域60a與第2邊柱區(qū)域60b之間的距離(圖1中的“d2”)短于第1低濃度柱區(qū)域28a與第2低濃度柱區(qū)域28b之間的距離(圖1中的“d1”)。

p型的第1主體區(qū)域32a設(shè)置在第2漂移區(qū)域26與SiC層10的表面之間。第1主體區(qū)域32a設(shè)置在第1高濃度柱區(qū)域30a與柵極電極18之間。第1主體區(qū)域32a作為MOSFET100的通道區(qū)域發(fā)揮功能。

第1主體區(qū)域32a例如含有鋁(Al)作為p型雜質(zhì)。第1主體區(qū)域32a的p型雜質(zhì)的雜質(zhì)濃度低于第1高濃度柱區(qū)域30a的p型雜質(zhì)的雜質(zhì)濃度。第1主體區(qū)域32a的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁷cm^-3以上5×10¹⁸cm^-3以下。第1主體區(qū)域32a的深度例如為0.3μm以上0.8μm以下。

p型的第2主體區(qū)域32b設(shè)置在第2漂移區(qū)域26與SiC層10的表面之間。第2主體區(qū)域32b設(shè)置在第2高濃度柱區(qū)域30b與柵極電極18之間。第2主體區(qū)域32b作為MOSFET100的通道區(qū)域發(fā)揮功能。

第2主體區(qū)域32b例如含有鋁(Al)作為p型雜質(zhì)。第2主體區(qū)域32b的p型雜質(zhì)的雜質(zhì)濃度低于第2高濃度柱區(qū)域30b的p型雜質(zhì)的雜質(zhì)濃度。第2主體區(qū)域32b的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁷cm^-3以上5×10¹⁸cm^-3以下。第2主體區(qū)域32b的深度例如為0.3μm以上0.8μm以下。

第1主體區(qū)域32a與第2主體區(qū)域32b具備在制造偏差的范圍內(nèi)為相同的形狀及雜質(zhì)濃度。

n⁺型的第1源極區(qū)域34a設(shè)置在第1主體區(qū)域32a與SiC層10的表面之間。第1源極區(qū)域34a的至少一部分設(shè)置在SiC層10的表面。

第1源極區(qū)域34a例如含有磷(P)作為n型雜質(zhì)。第1源極區(qū)域34a的n型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁹cm^-3以上1×10²¹cm^-3以下。第1源極區(qū)域34a的深度淺于第1主體區(qū)域32a的深度，例如為0.1μm以上0.4μm以下。

n⁺型的第2源極區(qū)域34b設(shè)置在第2主體區(qū)域32b與SiC層10的表面之間。第2源極區(qū)域34b的至少一部分設(shè)置在SiC層10的表面。

第2源極區(qū)域34b例如含有磷(P)作為n型雜質(zhì)。第2源極區(qū)域34b的n型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁹cm^-3以上1×10²¹cm^-3以下。第2源極區(qū)域34b的深度淺于第2主體區(qū)域32b的深度，例如為0.1μm以上0.4μm以下。

第1源極區(qū)域34a與第2源極區(qū)域34b具備在制造偏差的范圍內(nèi)為相同的形狀及雜質(zhì)濃度。

p⁺型的第1接觸區(qū)域36a與SiC層10的表面接觸地設(shè)置在第1高濃度柱區(qū)域30a與SiC層10的表面之間。第1接觸區(qū)域36a例如與第1高濃度柱區(qū)域30a接觸地設(shè)置。第1接觸區(qū)域36a與第1源極區(qū)域34a接觸地設(shè)置。

第1接觸區(qū)域36a例如含有鋁(Al)作為p型雜質(zhì)。第1接觸區(qū)域36a的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁹cm^-3以上1×10²¹cm^-3以下。

第1接觸區(qū)域36a的深度淺于第1主體區(qū)域32a的深度，例如為0.1μm以上0.4μm以下。

p⁺型的第2接觸區(qū)域36b與SiC層10的表面接觸地設(shè)置在第2高濃度柱區(qū)域30b與SiC層10的表面之間。第2接觸區(qū)域36b例如與第2高濃度柱區(qū)域30b接觸地設(shè)置。第2接觸區(qū)域36b與第2源極區(qū)域34b接觸地設(shè)置。

第2接觸區(qū)域36b例如含有鋁(Al)作為p型雜質(zhì)。第2接觸區(qū)域36b的p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁹cm^-3以上1×10²¹cm^-3以下。

第2接觸區(qū)域36b的深度淺于第1主體區(qū)域32a的深度，例如為0.1μm以上0.4μm以下。

第1接觸區(qū)域36a與第2接觸區(qū)域36b具備在制造偏差的范圍內(nèi)為相同的形狀及雜質(zhì)濃度。

柵極電極18設(shè)置在形成于SiC層10上的溝槽40內(nèi)。柵極電極18設(shè)置在柵極絕緣 膜16上。柵極電極18的至少一部分設(shè)置在第1高濃度柱區(qū)域30a與第2高濃度柱區(qū)域30b之間。

柵極電極18是導(dǎo)電層。柵極電極18例如為含有p型雜質(zhì)或n型雜質(zhì)的多晶質(zhì)硅。

柵極絕緣膜16設(shè)置在溝槽40內(nèi)。柵極絕緣膜16設(shè)置在第1主體區(qū)域32a及第2主體區(qū)域32b與柵極電極18之間。柵極絕緣膜16的SiC層的背面?zhèn)鹊亩瞬康纳疃葴\于第1高濃度柱區(qū)域30a及第2高濃度柱區(qū)域30b的深度。換句話說，溝槽40的深度淺于第1高濃度柱區(qū)域30a及第2高濃度柱區(qū)域30b的深度。

柵極絕緣膜16例如為氧化硅膜。柵極絕緣膜16例如能夠應(yīng)用High-k絕緣膜(高介電常數(shù)絕緣膜)。

層間絕緣膜20設(shè)置在柵極電極18上。層間絕緣膜20例如為氧化硅膜。

源極電極12設(shè)置在SiC層10的表面。源極電極12與第1源極區(qū)域34a、第2源極區(qū)域34b、第1接觸區(qū)域36a、第2接觸區(qū)域36b、第1高濃度柱區(qū)域30a及第2高濃度柱區(qū)域30b電連接。源極電極12與第1源極區(qū)域34a、第2源極區(qū)域34b、第1接觸區(qū)域36a及第2接觸區(qū)域36b接觸。

源極電極12含有金屬。形成源極電極12的金屬例如為鈦(Ti)與鋁(Al)的積層結(jié)構(gòu)。源極電極12也可含有與SiC層10接觸的金屬硅化物或金屬碳化物。

漏極電極14設(shè)置在SiC層10的背面。漏極電極14與漏極區(qū)域22電連接。

漏極電極14例如為金屬或金屬半導(dǎo)體化合物。漏極電極14例如含有選自由鎳硅化物(NiSi)、鈦(Ti)、鎳(Ni)、銀(Ag)及金(Au)所組成的群中的材料。

另外，SiC層10中的各區(qū)域的雜質(zhì)濃度能夠使用例如二次離子質(zhì)譜分析法(Secondary Ion Mass Spectrometry：SIMS)來測(cè)定。而且，SiC層10中的各區(qū)域的寬度、形狀、深度能夠使用例如掃描型靜電電容顯微鏡法(Scanning Capacitance Microscopy：SCM)來測(cè)定。而且，SiC層10中的各區(qū)域的雜質(zhì)濃度的大小能夠使用例如SCM來判定。

以下，對(duì)實(shí)施方式的半導(dǎo)體裝置的作用及效果進(jìn)行說明。

在像本實(shí)施方式這樣的溝槽柵極型MOSFET100中，與平面結(jié)構(gòu)的MOSFET相比，能夠?qū)崿F(xiàn)微細(xì)化，且能夠提高通道密度。從而，降低MOSFET的接通電阻。但是，因電場(chǎng)集中在溝槽底部而導(dǎo)致的柵極絕緣膜破壞成為問題。

在本實(shí)施方式中，在溝槽40的兩側(cè)，設(shè)置比溝槽40深的p⁺型的第1高濃度柱區(qū)域30a及p⁺型的第2高濃度柱區(qū)域30b。利用從p⁺型的第1高濃度柱區(qū)域30a及p⁺型的第2高濃度柱區(qū)域30b延伸到n^-型的第2漂移區(qū)域26的耗盡層，來緩和電場(chǎng)向溝槽40底部的柵極絕緣膜16的集中。從而，抑制因電場(chǎng)集中在溝槽底部而導(dǎo)致破壞柵極絕緣膜。

但是，由于設(shè)置比溝槽40深的第1高濃度柱區(qū)域30a及第2高濃度柱區(qū)域30b，使漂移區(qū)域的有效寬度變窄，而成為接通電阻增大的主要原因。而且，第1高濃度柱區(qū)域30a及第2高濃度柱區(qū)域30b與第2面的距離變短，因此成為耐壓劣化的主要原因。

在本實(shí)施方式的MOSFET100中，將漂移區(qū)域設(shè)定為低濃度的第1漂移區(qū)域24與高濃度的第2漂移區(qū)域26的雙層結(jié)構(gòu)。高濃度的第2漂移區(qū)域26為低電阻，因此抑制了接通電阻的增大。

但是，在高濃度的第2漂移區(qū)域26內(nèi)，電場(chǎng)強(qiáng)度變高，而成為耐壓劣化的主要原因。因此，本實(shí)施方式中，在第2漂移區(qū)域26中，設(shè)置p^-型的第1低濃度柱區(qū)域28a、p^-型的第2低濃度柱區(qū)域28b，由此使第2漂移區(qū)域26的至少一部分耗盡化，從而緩和電場(chǎng)強(qiáng)度。因此，抑制了耐壓的劣化。

因此，根據(jù)MOSFET100，能夠抑制柵極絕緣膜16的破壞，并且能夠抑制接通電阻的增大及耐壓的劣化。

圖2是本實(shí)施方式的半導(dǎo)體裝置的作用及效果的說明圖。圖2是表示設(shè)置有第1及第2邊柱區(qū)域60a、60b時(shí)對(duì)柵極絕緣膜(氧化膜)16所施加的電場(chǎng)強(qiáng)度的模擬結(jié)果的圖。表示出將第1及第2邊柱區(qū)域60a、60b的濃度設(shè)定為5×10¹⁷cm^-3、寬度設(shè)定為0.1μm的情況下的計(jì)算結(jié)果。為進(jìn)行比較，表示出無第1及第2邊柱區(qū)域60a、60b的情況下的計(jì)算結(jié)果。

由圖2明確可知，通過設(shè)置第1及第2邊柱區(qū)域60a、60b，對(duì)柵極絕緣膜16所施加的電場(chǎng)強(qiáng)度約降低了0.5MV/cm。

如此，在本實(shí)施方式的MOSFET100中，通過設(shè)置第1及第2邊柱區(qū)域60a、60b，能夠在斷開狀態(tài)下，使第1及第2邊柱區(qū)域60a、60b耗盡化，由此來緩和電場(chǎng)強(qiáng)度。在未設(shè)置第1及第2邊柱區(qū)域60a、60b的情況下，僅利用第1及第2低濃度柱區(qū)域28a、28b以及第1及第2高濃度柱區(qū)域30a、30b的雜質(zhì)濃度來抑制電場(chǎng)強(qiáng)度。在本實(shí)施方式中，第1及第2邊柱區(qū)域60a、60b的耗盡化有助于抑制柵極絕緣膜16的電場(chǎng)強(qiáng)度，因此能夠降低柵極絕緣膜的電場(chǎng)強(qiáng)度。

另外，在無第1及第2邊柱區(qū)域60a、60b的情況下，如果想要使對(duì)柵極絕緣膜16所施加的電場(chǎng)強(qiáng)度降低，可考慮使第1及第2高濃度柱區(qū)域30a、30b與溝槽40的距離變近。但是，在該情況下，存在如下?lián)鷳n：由于雜質(zhì)濃度高的第1及第2高濃度柱區(qū)域30a、30b靠近溝槽，而導(dǎo)致接通電阻增大。在本實(shí)施方式中，通過設(shè)置雜質(zhì)濃度比第1及第2高濃度柱區(qū)域30a、30b低的第1及第2邊柱區(qū)域60a、60b，能夠抑制伴隨對(duì)柵極絕緣膜16所施加的電場(chǎng)強(qiáng)度的降低而發(fā)生的接通電阻增大。

在本實(shí)施方式的MOSFET100中，理想的是p⁺型的第1高濃度柱區(qū)域30a與p⁺型的第1接觸區(qū)域36a接觸。而且，理想的是p⁺型的第2高濃度柱區(qū)域30b與p⁺型的第2接觸區(qū)域36b接觸。

當(dāng)實(shí)施MOSFET100的斷開動(dòng)作時(shí)，在第1或第2低濃度柱區(qū)域28a、28b、或者第1或第2高濃度柱區(qū)域30a、30b的最大電場(chǎng)強(qiáng)度點(diǎn)，發(fā)生雪崩擊穿。當(dāng)在第1或第2低濃度柱區(qū)域28a、28b、或者第1或第2高濃度柱區(qū)域30a、30b發(fā)生了雪崩擊穿的情況下，存在如下?lián)鷥?yōu)：如果從發(fā)生了雪崩擊穿的點(diǎn)到源極電極12的路徑上的電阻高，那么載流子不能充分地逃逸到源極電極12，而發(fā)生元件破壞。

通過第1高濃度柱區(qū)域30a與第1接觸區(qū)域36a以及第2高濃度柱區(qū)域30b與第2接觸區(qū)域36b分別接觸，使從第1或第2低濃度柱區(qū)域28a、28b、或者第1或第2高濃度柱區(qū)域30a、30b到源極電極12的路徑上的電阻例如比雜質(zhì)濃度低的第1或第2主體區(qū)域32a、32b夾在中間的情況有所降低。從而，抑制元件破壞，提高雪崩耐量。

以上，根據(jù)本實(shí)施方式的MOSFET100，能夠抑制接通電阻的增加、耐壓的劣化及柵極絕緣膜的破壞。

(第2實(shí)施方式)

本實(shí)施方式的半導(dǎo)體裝置除第1邊柱區(qū)域60a與第2邊柱區(qū)域60b之間的距離和第1低濃度柱區(qū)域28a與第2低濃度柱區(qū)域28b之間的距離大致相同以外，其他與第1實(shí)施方式不同。以下，對(duì)于與第1實(shí)施方式重復(fù)的內(nèi)容，省略記載。

圖3是本實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置是使用SiC(碳化硅)的溝槽柵極型的立式MOSFET200。以下，以第1導(dǎo)電型是n型、且第2導(dǎo)電型是p型的情況為例進(jìn)行說明。

MOSFET200是：第1邊柱區(qū)域60a與第2邊柱區(qū)域60b之間的距離(圖3中的“d2”)和第1低濃度柱區(qū)域28a與第2低濃度柱區(qū)域28b之間的距離(圖3中的“d1”)大致相同。

第1邊柱區(qū)域60a與第1低濃度柱區(qū)域28a及第1主體區(qū)域32a接觸地設(shè)置在第1低濃度柱區(qū)域28a與第1主體區(qū)域32a之間。第2邊柱區(qū)域60b與第2低濃度柱區(qū)域28b及第2主體區(qū)域32b接觸地設(shè)置在第2低濃度柱區(qū)域28b與第1主體區(qū)域32b之間。

根據(jù)本實(shí)施方式的MOSFET200，利用與第1實(shí)施方式相同的作用，能夠抑制接通電阻的增加、耐壓的劣化及柵極絕緣膜的破壞。

在第1及第2實(shí)施方式中，作為SiC的結(jié)晶結(jié)構(gòu)，以4H-SiC的情況為例進(jìn)行了說明，但本發(fā)明也可應(yīng)用在使用6H-SiC、3C-SiC等其他結(jié)晶結(jié)構(gòu)的SiC的裝置中。而且， SiC層10的表面也可應(yīng)用(0001)面以外的面。

在第1及第2實(shí)施方式中，以第1導(dǎo)電型是n型、且第2導(dǎo)電型是p型的情況為例進(jìn)行了說明，但也可將第1導(dǎo)電型設(shè)定為p型、且將第2導(dǎo)電型設(shè)定為n型。

在第1及第2實(shí)施方式中，作為p型雜質(zhì)，例示了鋁(Al)，但也可使用硼(B)。而且，作為n型雜質(zhì)，例示了氮(N)及磷(P)，但也可使用砷(As)、銻(Sb)等。

已對(duì)本發(fā)明的若干實(shí)施方式進(jìn)行了說明，但這些實(shí)施方式只是作為例子提出，并非意圖限定發(fā)明的范圍。這些新穎的實(shí)施方式能夠通過其他各種方式來實(shí)施，且能夠在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、替換、變更。這些實(shí)施方式及其變化包含在發(fā)明的范圍或主旨中，并且包含在權(quán)利要求書所記載的發(fā)明及其均等的范圍內(nèi)。