本發(fā)明涉及一種半導(dǎo)體器件，具體講，涉及一種逆導(dǎo)型igbt背面結(jié)構(gòu)及其制備方法。

背景技術(shù)：

逆導(dǎo)型igbt(rc-igbt)是一種新型功率器件，是將igbt和快速恢復(fù)二極管(frd)集成在同一芯片上制得的，具有尺寸小、功率密度高、成本低、寄生參數(shù)低、可靠性高等諸多優(yōu)點(diǎn)。

逆導(dǎo)型igbt與傳統(tǒng)igbt結(jié)構(gòu)最大的差異是逆導(dǎo)型igbt背面結(jié)構(gòu)中集電極增加了n+短路結(jié)構(gòu)，不再是連續(xù)的p+結(jié)構(gòu)，由p+/n+交替排布而成。

逆導(dǎo)型igbt在擁有諸多優(yōu)點(diǎn)的同時(shí)，也存在一些問題，最主要的是電壓回跳現(xiàn)象。逆導(dǎo)型igbt的開啟過程不同于傳統(tǒng)沒有集電極短路結(jié)構(gòu)的igbt器件，逆導(dǎo)型igbt存在從單極到雙極型導(dǎo)通模式的轉(zhuǎn)換過程；當(dāng)柵開啟時(shí)，溝道反型形成電子溝道，電子在電場(chǎng)的驅(qū)動(dòng)下向集電極遷移；到達(dá)集電極后，由于p+集電極/n緩沖層結(jié)的內(nèi)建電場(chǎng)，電子更傾向于通過n+短路結(jié)構(gòu)流入集電極；電流較小時(shí)，電子均通過n+短路結(jié)構(gòu)流入集電極；隨著電流增大，電子電流在緩沖層上產(chǎn)生的壓降逐漸增大，當(dāng)增大到p+集電極/n緩沖層結(jié)開啟電壓時(shí)，器件處于從單極到雙極切換的臨界狀態(tài)；此時(shí)，注入p+集電極的電子開始變得活躍，空穴電流大量注入緩沖層和漂移區(qū)，導(dǎo)致電導(dǎo)調(diào)制的產(chǎn)生，器件進(jìn)入雙極工作模式，電壓迅速減小，發(fā)生電壓回跳現(xiàn)象。

因此，需要提供一種針對(duì)上述現(xiàn)有技術(shù)不足的改進(jìn)技術(shù)方案。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明為了抑制逆導(dǎo)型igbt器件發(fā)生電壓回跳現(xiàn)象，提供了一種逆導(dǎo)型igbt背面結(jié)構(gòu)及其制備方法。本發(fā)明是在傳統(tǒng)逆導(dǎo)型igbt背面結(jié)構(gòu)的基礎(chǔ)上，在緩沖層和集電極之間增加低濃度摻雜的半導(dǎo)體層形成高阻區(qū)，此結(jié)構(gòu)可有效抑制逆導(dǎo)型igbt器件的電壓回跳現(xiàn)象，同時(shí)減小集電極pn結(jié)的內(nèi)建電勢(shì)，提高集電極的注入效率，減小igbt工作模式下的導(dǎo)通壓降，降低逆導(dǎo)型igbt器件正向?qū)〒p耗。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種逆導(dǎo)型igbt背面結(jié)構(gòu)，依次包括基層、緩沖層、集電區(qū)、集電極金屬層，在所述緩沖層與集電極金屬層之間設(shè)置有低濃度摻雜的半導(dǎo)體層構(gòu)成的高阻區(qū)；所述集電區(qū)包括p+摻雜區(qū)和n+短路區(qū)。

進(jìn)一步的，所述緩沖層設(shè)置在所述基層與高阻區(qū)之間；所述緩沖層為n型低濃度緩沖區(qū)；所述基層為n型單晶硅片襯底。

進(jìn)一步的，所述高阻區(qū)的半導(dǎo)體層采用外延方法生長(zhǎng)。

進(jìn)一步的，所述高阻區(qū)設(shè)置在所述緩沖層與集電區(qū)之間，且所述p+摻雜區(qū)和n+短路區(qū)并列交替設(shè)置在所述高阻區(qū)與集電極金屬層之間。所述高阻區(qū)的摻雜濃度小于緩沖層的摻雜濃度；所述高阻區(qū)的外延層厚度大于n+短路區(qū)的結(jié)深；所述n+短路區(qū)與p+摻雜區(qū)的結(jié)深相同。

進(jìn)一步的，所述高阻區(qū)設(shè)置在所述緩沖層與集電區(qū)之間，且所述p+摻雜區(qū)和n+短路區(qū)并列交替設(shè)置在所述高阻區(qū)與集電極金屬層之間。所述高阻區(qū)的摻雜濃度小于緩沖層的摻雜濃度；所述高阻區(qū)的外延層厚度大于n+短路區(qū)結(jié)深；所述n+短路區(qū)的結(jié)深小于p+摻雜區(qū)的結(jié)深。

進(jìn)一步的，所述高阻區(qū)設(shè)置于緩沖層與n+短路區(qū)之間，且高阻區(qū)和n+短路區(qū)構(gòu)成一整體與p+摻雜區(qū)并列交替設(shè)置在所述緩沖層與集電極金屬層之間。所述高阻區(qū)的摻雜濃度小于緩沖層的摻雜濃度；所述高阻區(qū)的外延層厚度大于n+短路區(qū)的結(jié)深；所述n+短路區(qū)的結(jié)深小于p+摻雜區(qū)的結(jié)深；所述高阻區(qū)的外延層厚度與n+短路區(qū)的結(jié)深相加等于p+摻雜區(qū)的結(jié)深。

一種逆導(dǎo)型igbt背面結(jié)構(gòu)的制備方法，所述方法包括以下步驟：

1)將芯片背面減薄后，采用離子注入方式進(jìn)行n型低濃度摻雜緩沖區(qū)雜質(zhì)的外延生成，退火、離子激活及推結(jié)，形成緩沖層；

2)在緩沖層結(jié)構(gòu)上外延生長(zhǎng)低濃度摻雜n型雜質(zhì)，形成高阻區(qū)；

3)在高阻區(qū)形成后，進(jìn)行背面p型注入和退火，離子激活及推結(jié)，形成p+摻雜區(qū)；

4)在p+摻雜區(qū)形成后，通過光刻形成掩膜，在開口處采用離子注入方式進(jìn)行n型注入與退火，離子激活及推結(jié)，形成n+短路區(qū)；

5)p+集電區(qū)與n+短路區(qū)結(jié)構(gòu)完成后，采用淀積或蒸發(fā)方式生長(zhǎng)集電極金屬 層。

進(jìn)一步的，所述步驟1)中退火為高溫長(zhǎng)時(shí)間退火工藝。所述步驟2)和3)中的退火為高溫長(zhǎng)時(shí)間退火或激光退火工藝。

進(jìn)一步的，所述步驟3)中p+摻雜區(qū)的結(jié)深為0.5～1um。

進(jìn)一步的，所述步驟2)中高阻區(qū)的摻雜n型雜質(zhì)材料為硅或鍺。

進(jìn)一步的，所述高阻區(qū)的摻雜濃度小于緩沖層的摻雜濃度；所述高阻區(qū)的外延層厚度大于n+短路區(qū)的結(jié)深。

進(jìn)一步的，所述步驟1)中芯片背面減薄根據(jù)不同的擊穿電壓和正向?qū)▔航敌枨筮M(jìn)行制備，其減薄厚度≥60um。

與最接近的現(xiàn)有技術(shù)相比，本發(fā)明提供的技術(shù)方案具有如下優(yōu)異效果：

本發(fā)明提供的一種逆導(dǎo)型igbt背面結(jié)構(gòu)及其制備方法，通過在緩沖層和集電極之間增加低濃度摻雜的半導(dǎo)體層形成高阻區(qū)，增加集電極短路電阻，進(jìn)而有效抑制逆導(dǎo)型igbt器件的電壓回跳現(xiàn)象，同時(shí)減小集電極pn結(jié)的內(nèi)建電勢(shì)，提高集電極的注入效率，減小igbt工作模式下的導(dǎo)通壓降，降低逆導(dǎo)型igbt器件正向?qū)〒p耗，顯著的降低功耗。本發(fā)明提供的技術(shù)方案能實(shí)現(xiàn)生產(chǎn)線上連續(xù)生產(chǎn)，操作簡(jiǎn)單，實(shí)用性強(qiáng)，生產(chǎn)成本低。

附圖說明

為了更清楚地說明本發(fā)明中的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1傳統(tǒng)逆導(dǎo)型igbt剖面示意圖；

圖2本發(fā)明提供的一種逆導(dǎo)型igbt背面結(jié)構(gòu)剖面示意圖；

圖3本發(fā)明提供的另一種逆導(dǎo)型igbt背面結(jié)構(gòu)剖面示意圖；

圖4本發(fā)明提供的另一種逆導(dǎo)型igbt背面結(jié)構(gòu)剖面示意圖；

圖5本發(fā)明提供的一種逆導(dǎo)型igbt背面結(jié)構(gòu)制備方法步驟示意圖，(a)薄片，(b)n-buffer注入，(c)外延生長(zhǎng)，(d)p+集電區(qū)注入，(e)n+短路結(jié)構(gòu)，(f)淀積集電極金屬。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

實(shí)施例1

如圖1所示，傳統(tǒng)逆導(dǎo)型igbt的背面結(jié)構(gòu)包括：基層01、緩沖層02、n+短路區(qū)03、p+摻雜區(qū)04、集電極金屬層05。緩沖層02設(shè)置在基層01與集電極金屬層05；且p+摻雜區(qū)04和n+短路區(qū)03并列交替設(shè)置在緩沖層02與集電極金屬層05之間。

實(shí)施例2

如圖2所示，本實(shí)施例提供的一種逆導(dǎo)型igbt背面結(jié)構(gòu)包括：基層201、緩沖層202、高阻區(qū)206、集電區(qū)、集電極金屬層205；集電區(qū)包括n+短路區(qū)203和p+摻雜區(qū)204。

在緩沖層202與集電極金屬層205之間設(shè)置有低濃度摻雜的半導(dǎo)體層構(gòu)成的高阻區(qū)206；集電區(qū)包括p+摻雜區(qū)203和n+短路區(qū)204。緩沖層202設(shè)置在基層201與高阻區(qū)206之間；緩沖層202為n型低濃度緩沖區(qū)；基層201為n型單晶硅片襯底。高阻區(qū)206的半導(dǎo)體層采用外延方法生長(zhǎng)。

高阻區(qū)206設(shè)置在緩沖層202與集電區(qū)之間，且p+摻雜區(qū)204和n+短路區(qū)203并列交替設(shè)置在高阻區(qū)206與集電極金屬層205之間。高阻區(qū)206的摻雜濃度小于緩沖層202的摻雜濃度；高阻區(qū)206的外延層厚度大于n+短路區(qū)203的結(jié)深；n+短路區(qū)203與p+摻雜區(qū)204的結(jié)深相同。

p+摻雜區(qū)204的結(jié)深為0.5～1um。高阻區(qū)206的摻雜n型雜質(zhì)材料為硅。基層201芯片背面減薄根據(jù)不同的擊穿電壓和正向?qū)▔航敌枨筮M(jìn)行選擇，其減薄厚度≥60um。

實(shí)施例3

如圖3所示，本實(shí)施例提供的另一種逆導(dǎo)型igbt背面結(jié)構(gòu)包括：基層301、緩沖層302、高阻區(qū)306、集電區(qū)、集電極金屬層305；集電區(qū)包括n+短路區(qū) 303和p+摻雜區(qū)304。

在緩沖層302與集電極金屬層305之間設(shè)置有低濃度摻雜的半導(dǎo)體層構(gòu)成的高阻區(qū)306；集電區(qū)包括p+摻雜區(qū)303和n+短路區(qū)304。緩沖層302設(shè)置在基層301與高阻區(qū)306之間；緩沖層302為n型低濃度緩沖區(qū)；基層301為n型單晶硅片襯底。高阻區(qū)306的半導(dǎo)體層采用外延方法生長(zhǎng)。

高阻區(qū)306設(shè)置在緩沖層302與集電區(qū)之間，且p+摻雜區(qū)304和n+短路區(qū)303并列交替設(shè)置在高阻區(qū)306與集電極金屬層305之間。高阻區(qū)306的摻雜濃度小于緩沖層302的摻雜濃度；高阻區(qū)306的外延層厚度大于n+短路區(qū)303的結(jié)深；n+短路區(qū)303的結(jié)深小于p+摻雜區(qū)304的結(jié)深。

p+摻雜區(qū)304的結(jié)深為0.5～1um。高阻區(qū)306的摻雜n型雜質(zhì)材料為硅?；鶎?01芯片背面減薄根據(jù)不同的擊穿電壓和正向?qū)▔航敌枨筮M(jìn)行選擇，其減薄厚度≥60um。

實(shí)施例4

如圖4所示，本實(shí)施例提供的另一種逆導(dǎo)型igbt背面結(jié)構(gòu)包括：基層401、緩沖層402、高阻區(qū)406、集電區(qū)、集電極金屬層405；集電區(qū)包括n+短路區(qū)403和p+摻雜區(qū)404。

在緩沖層402與集電極金屬層405之間設(shè)置有低濃度摻雜的半導(dǎo)體層構(gòu)成的高阻區(qū)406；集電區(qū)包括p+摻雜區(qū)403和n+短路區(qū)404。緩沖層402設(shè)置在基層401與高阻區(qū)406之間；緩沖層402為n型低濃度緩沖區(qū)；基層401為n型單晶硅片襯底。高阻區(qū)406的半導(dǎo)體層采用外延方法生長(zhǎng)。

高阻區(qū)406設(shè)置于緩沖層402與n+短路區(qū)403之間，且高阻區(qū)406和n+短路區(qū)403構(gòu)成一整體與p+摻雜區(qū)404并列交替設(shè)置在緩沖層402與集電極金屬層405之間。高阻區(qū)406的摻雜濃度小于緩沖層402的摻雜濃度；高阻區(qū)406的外延層厚度大于n+短路區(qū)403的結(jié)深；n+短路區(qū)403的結(jié)深小于p+摻雜區(qū)404的結(jié)深；高阻區(qū)406的外延層厚度與n+短路區(qū)403的結(jié)深相加等于p+摻雜區(qū)404的結(jié)深。

p+摻雜區(qū)404的結(jié)深為0.5～1um。高阻區(qū)406的摻雜n型雜質(zhì)材料為硅?；鶎?01芯片背面減薄根據(jù)不同的擊穿電壓和正向?qū)▔航敌枨筮M(jìn)行選擇，其減薄厚度≥60um。

實(shí)施例5

如圖5所示，本實(shí)施例提供的一種逆導(dǎo)型igbt背面結(jié)構(gòu)的制備方法包括以下步驟：

1)如圖5中的a圖，基層501為n型單晶硅片襯底，其襯底n雜質(zhì)的摻雜濃度與襯底厚度需要根據(jù)不同的擊穿電壓和正向?qū)▔航敌枨筮M(jìn)行選擇，襯底減薄至所需厚度，其減薄厚度≥60um，若襯底片厚度適宜也可不采用減薄工藝。

2)如圖5中的b圖，緩沖層502為n型低濃度摻雜緩沖區(qū)結(jié)構(gòu)，對(duì)均勻摻雜的n型單晶硅片襯底背面采用離子注入方式進(jìn)行n型低濃度摻雜發(fā)緩沖區(qū)的雜質(zhì)生成，再進(jìn)行高溫長(zhǎng)時(shí)間退火工藝，接著離子的激活與推結(jié)到所需要的深度，形成緩沖層502結(jié)構(gòu)。

3)如圖5中的c圖，高阻區(qū)506為低濃度摻雜的半導(dǎo)體層結(jié)構(gòu)，在均勻摻雜的n型單晶硅片襯底背面的緩沖層502結(jié)構(gòu)上外延生長(zhǎng)低濃度摻雜n型材料硅或鍺，摻雜濃度小于緩沖層502摻雜濃度，厚度大于n+短路區(qū)503結(jié)構(gòu)的結(jié)深，形成高阻區(qū)506結(jié)構(gòu)。

4)如圖5中的d圖，芯片背面p+摻雜區(qū)504結(jié)構(gòu)，在硅片背面采用離子注入方式進(jìn)行p+摻雜區(qū)域的雜質(zhì)生成，再進(jìn)行高溫長(zhǎng)時(shí)間退火工藝或采用激光退火工藝，進(jìn)行離子的激活與推結(jié)，推結(jié)到所需要的深度0.5～1um，形成p+摻雜區(qū)504結(jié)構(gòu)。

5)如圖5中的e圖，芯片背面n+短路區(qū)503結(jié)構(gòu)，通過光刻形成掩膜，在開口處采用離子注入方式進(jìn)行n+摻雜，再進(jìn)行高溫長(zhǎng)時(shí)間退火工藝或激光退火工藝，接著離子激活，其結(jié)深必須小于高阻區(qū)506外延層厚度，形成n+短路區(qū)503結(jié)構(gòu)。

6)如圖5中的f圖，制作芯片背面集電極金屬層505結(jié)構(gòu)，采用物理淀積或蒸發(fā)形成背面金屬505結(jié)構(gòu)，完成芯片背面電特性連接。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均在本發(fā)明待批權(quán)利要求保護(hù)范圍之內(nèi)。