本發(fā)明涉及半導體器件及制造工藝，屬于半導體技術(shù)領(lǐng)域，具體是一種高性能MOSFET及其制造方法。

背景技術(shù)：

隨著電力電子技術(shù)的不斷進步，功率器件已得到極大程度的發(fā)展。從最開始的研發(fā)出的LDMOS結(jié)構(gòu)器件，LDMOS是橫向?qū)щ?，能夠成功放大無線射頻(RF)信號的，也較好地解決了高耐壓和大電流之間的矛盾，但是大大的增加了器件的面積；

然后是現(xiàn)有技術(shù)中的垂直雙擴散的功率VDMOS，VDMOS為縱向?qū)щ?，使器件的耐壓水平和可靠性都有了很大程度的提高，但是其JFET區(qū)域會在導通的過程中形成較大的導通電阻，這就阻礙了其大電流能力的發(fā)展，也是功率器件向降低功耗方向發(fā)展的較大阻力；

再然后，現(xiàn)有技術(shù)中出現(xiàn)了帶溝槽柵的Trench MOS結(jié)構(gòu)，在Trench結(jié)構(gòu)中，采用U形槽結(jié)構(gòu)，這樣就能大大的減小JFET區(qū)的電阻，在器件耐壓不變的情況下提高器件的電流能力，但是其柵源寄生電容較大開關(guān)切換時間較長。

任何器件都具有本身的優(yōu)勢與劣勢，因此各類改善器件結(jié)構(gòu)的實例不斷出現(xiàn)。

功率器件的應用場所越來越廣泛，所以要求器件具有低的傳導損耗，低的切換損耗，低的驅(qū)動損耗等優(yōu)點也理所當然。

其中功率MOSFET在電力電子器件中占有重要的位置，最普遍的應用便是將來自電網(wǎng)或者功率設(shè)備的交流電變換為直流電或者交流電，實現(xiàn)電能之間的相互變換。其中當功率MOSFET作為PWM應用中負載電流的開關(guān)，作為負載開關(guān)使用時，由于切換時間通常較長，因此裝置的成本、尺寸及導通電阻是設(shè)計時考慮的重點。

用于PWM應用時，晶體管必須在切換期間達到最低的功率損耗，對于促使MOSFET設(shè)計更為挑戰(zhàn)且時間成本更高的小型內(nèi)部電容而言，這已成為另一項必要的需求，設(shè)計人員需要特別注意閘極對汲極(Cgd)電容，因為這類電容決定了切換期間的電壓瞬時時間，這是影響切換功率損耗最重要的參數(shù)。

因此綜合考慮各個因數(shù)就成為設(shè)計人員一個非常困難的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是解決器件的導通壓降偏高，開關(guān)速度滿，反向漏電流較大，功耗高，壽命段和穩(wěn)定性不足等問題。

為實現(xiàn)本發(fā)明目的而采用的技術(shù)方案是這樣的，一種高性能MOSFET，其特征在于：包括P型襯底、P型埋層、P型外延層、N型重摻雜區(qū)、n型漂移區(qū)、P型體溝道區(qū)、N型重摻源區(qū)、介質(zhì)層、多晶柵極區(qū)、金屬前介質(zhì)層、場板金屬、P型重摻雜區(qū)、源端金屬、漏端金屬。

所述P型襯底上覆蓋有P型埋層和P型外延層。所述P型埋層位于P型襯底上表面的中間位置，所述P型外延層與P型埋層相接觸。

所述n型漂移區(qū)覆蓋于P型外延層兩端位置。所述n型漂移區(qū)之間設(shè)置有P型體溝道區(qū)。

所述P型體溝道區(qū)與P型埋層和P型外延層相接觸。

所述P型體溝道區(qū)上表面中心位置出處設(shè)有接觸孔，所述接觸孔兩側(cè)為N型重摻源區(qū)，所述接觸孔底部為P型重摻雜區(qū)。

所述N型重摻源區(qū)的上表面與P型體溝道區(qū)的上表面共面，所述N型重摻源區(qū)與P型重摻雜區(qū)相接觸。

所述n型漂移區(qū)的兩端設(shè)置有N型重摻雜區(qū)。

所述n型漂移區(qū)、P型體溝道區(qū)、N型重摻源區(qū)的表面和N型重摻雜區(qū)的部分表面上覆蓋有介質(zhì)層。

所述多晶柵極區(qū)覆蓋于介質(zhì)層的部分表面。所述多晶柵極區(qū)在介質(zhì)層下表面的投影位置與所述P型體溝道區(qū)、N型重摻源區(qū)之間的位置相對應。

所述金屬前介質(zhì)層覆蓋于介質(zhì)層和多晶柵極區(qū)的上表面。

所述場板金屬覆蓋于金屬前介質(zhì)層的部分表面，所述場板金屬還覆蓋于P型重摻雜區(qū)的部分表面，并與N型重摻源區(qū)和介質(zhì)層相接觸。

所述漏端金屬覆蓋于N型重摻雜區(qū)的部分表面和金屬前介質(zhì)層的部分表面，并與介質(zhì)層相接觸。

所述源端金屬覆蓋于P型襯底的下表面。

一種高性能MOSFET的制造方法，其特征在于，包括以下步驟：

1)將預處理過后的P型襯底進行一次光刻，光刻刻蝕后，在P型襯底的兩端進行P型埋層去膠注入。

2)將步驟1)中得到的處理過的構(gòu)件表面上覆蓋P型外延層，并熱生長氧化層。

3)將步驟2)中得到的構(gòu)件進行二次光刻，刻蝕出器件的有源區(qū)，所述有源區(qū)為整個元胞區(qū)域，并熱生長氧化層。

4)將步驟3)中得到的構(gòu)件上表面生長介質(zhì)層。

5)在步驟4)中得到的構(gòu)件上表面低溫淀積一層多晶硅柵極。進行三次光刻，在P型外延層的中間位置兩邊刻蝕出多晶柵極區(qū)。

6)將步驟5)中得到的構(gòu)件進行四次光刻，光刻后，進行n型漂移區(qū)的注入。

7)將步驟6)中得到的構(gòu)件進行五次光刻，光刻后，進行P型體溝道區(qū)的注入。

8)將步驟7)中得到的構(gòu)件進行六次光刻，光刻后，進行N型重摻源區(qū)和N型重摻雜區(qū)的注入。

9)將步驟8)中得到的構(gòu)件進行七次光刻，刻蝕出漏端接觸孔。所述漏端接觸孔位于元胞的兩端。

10)將步驟9)中得到的構(gòu)件進行八次光刻，刻蝕出接觸孔。所述接觸孔位于P型體溝道區(qū)內(nèi)部，所述接觸孔還位于N型重摻源區(qū)之間。將接觸孔位置進行離子注入，形成P型重摻雜區(qū)。

11)將介質(zhì)層和多晶柵極區(qū)的上方覆蓋金屬前介質(zhì)層。

12)將金屬前介質(zhì)層和接觸孔的表面覆蓋場板金屬，九次光刻，反刻場板金屬。

13)將N型重摻雜區(qū)的部分表面和金屬前介質(zhì)層的部分表面覆蓋漏端金屬。

14)將所述N型襯底下表面覆蓋源端金屬。

15)將步驟14)中得到構(gòu)件進行合金，爐溫為550℃、時間為10min～30min、鈍化；十次光刻刻蝕出壓焊點；

16)將步驟15)中得到的構(gòu)件進行低溫退火，溫度為500℃～510℃，恒溫時間為30min；

17)將步驟16)中得到構(gòu)件進行減薄，背銀后，將得到的器件進行初測、切割、裝架、燒結(jié)和封裝測試。

進一步，所述步驟1)中的預處理過程為將選擇好的單晶片進行打標清洗、烘干后，生長一層厚氧化層

所述生長環(huán)境為：干加濕氧化條件下，溫度為1100～1150℃，時間為100min～120min。

所述步驟1)中離子注入的條件為：劑量1e15～5e15cm-2、能量40～80KeV。

再分布條件為：有氧條件下，溫度為1000℃，氧化層厚度為

再退火過程：純N2條件下，溫度為1100～1150℃、時間為100min～120min。并去除預處理過程中產(chǎn)生的氧化層。

進一步，所述步驟2)中覆蓋P型外延層的過程中，溫度為在1100℃～1150℃，厚度為5～30μm，電阻率為8～12Ω·cm。

所述熱生長的氧化層厚度為

進一步，所述步驟3)中采用恒定雜質(zhì)表面濃度方法擴散，在擴散之前生長50～100nm厚的氧化層。擴散結(jié)束后去除氧化層。

所述恒定雜質(zhì)表面濃度方法的擴散條件為：PCL3氣體源、無氧環(huán)境，溫度為1100～1150℃、時間為100min～1500min。

所述步驟3)中熱生長的氧化層厚度為

所述步驟4)中采用全干法生長介質(zhì)層，生長條件為：干氧條件下，溫度為960℃、時間為20～100min。

進一步，所述步驟5)中多晶硅柵極的厚度為生長條件：純N2環(huán)境下，溫度為760℃、時間為20～100min。

進一步，所述步驟6)中的注入過程采用帶膠注入的方法，在注入之前生長40～100nm厚的氧化層，離子注入條件為：劑量為5e12～1e14cm-2、能量為60～150KeV。再分布條件為：無氧環(huán)境下，溫度為1100～1150℃、時間為200min～300min。

所述步驟7)中的注入過程采用帶膠注入的方法，離子注入條件為：劑量為1e14～5e14cm-2、能量為60～100KeV。再分布條件為：無氧環(huán)境下，溫度為1100～1150℃、時間為100min～200min。

所述步驟8)中的注入過程采用帶膠注入的方法，離子注入條件為：劑量為1e15～5e15cm-2、能量為40～80KeV。再分布條件為：無氧條環(huán)境下，溫度為950～1000℃、時間為30min～60min。

所述步驟10)中的離子注入過程中：劑量為3e14～8e14cm-2、能量為20～60KeV。再分布條件為：無氧環(huán)境下，溫度為950～1000℃、時間為20min～40min。

進一步，所述介質(zhì)層的材料為高k介質(zhì)，包括SiO₂、Si₃N₄、Al₂O₃、La₂O₃、HfO₂或ZrO₂。

所述P型襯底和P型外延層為半導體材料，包括體硅、碳化硅、砷化鎵、磷化銦或鍺硅。

進一步，所述溝道為N型或P型。

本發(fā)明的技術(shù)效果是毋庸置疑的，本發(fā)明具有以下優(yōu)點：

1)本發(fā)明中的MOSFET可以將品質(zhì)因數(shù)(Qg*Ron)與傳統(tǒng)Trench-MOS相比提高兩倍以上

2)本發(fā)明在仿真優(yōu)化設(shè)計后，在電流能力為8A的條件下，其導通壓降在36mV以下，并且其寄生的二極管還可以將LDMOS的漏源壓降鉗位到二極管的擊穿電壓，這樣LDMOS就不會出現(xiàn)雪崩擊穿事件。

3)本發(fā)明主要應用在低壓領(lǐng)域，其性能和現(xiàn)有的低壓功率器件相比，得到了極大改善。使器件具有極低導通壓降，更快的開關(guān)速度，更小的反向漏電流，更低的功耗，更長的壽命和更穩(wěn)定的特性。

附圖說明

圖1是本發(fā)明的高性能MOSFET的立體結(jié)構(gòu)圖；

圖2是本發(fā)明的高性能MOSFET的平面結(jié)構(gòu)圖；

圖3是本發(fā)明的高性能MOSFET的埋層版圖及其器件結(jié)構(gòu)；

圖4是本發(fā)明的高性能MOSFET的多晶柵極版圖及其器件結(jié)構(gòu)；

圖5是本發(fā)明的高性能MOSFET的n型漂移區(qū)版圖及其器件結(jié)構(gòu)；

圖6是本發(fā)明的高性能MOSFET的P型體溝道區(qū)版圖及其器件結(jié)構(gòu)；

圖7是本發(fā)明的高性能MOSFET的N型重摻源區(qū)版圖及其器件結(jié)構(gòu)；

圖8是本發(fā)明的高性能MOSFET的漏端接觸孔區(qū)版圖及其器件結(jié)構(gòu)；

圖9是本發(fā)明的高性能MOSFET的接觸孔區(qū)版圖及其器件結(jié)構(gòu)；

圖10是本發(fā)明的高性能MOSFET的M1金屬版圖及其器件結(jié)構(gòu)。

圖中：P型襯底100、P型埋層101、P型外延層102、N型重摻雜區(qū)103、n型漂移區(qū)104、P型體溝道區(qū)105、N型重摻源區(qū)106、介質(zhì)層107、多晶柵極區(qū)108、金屬前介質(zhì)層109、場板金屬110、P型重摻雜區(qū)111、源端金屬112、漏端金屬113。

具體實施方式

下面結(jié)合實施例對本發(fā)明作進一步說明，但不應該理解為本發(fā)明上述主題范圍僅限于下述實施例。在不脫離本發(fā)明上述技術(shù)思想的情況下，根據(jù)本領(lǐng)域普通技術(shù)知識和慣用手段，做出各種替換和變更，均應包括在本發(fā)明的保護范圍內(nèi)。

實施例1：

一種高性能MOSFET，其特征在于：包括P型襯底100、P型埋層101、P型外延層102、N型重摻雜區(qū)103、n型漂移區(qū)104、P型體溝道區(qū)105、N型重摻源區(qū)106、介質(zhì)層107、多晶柵極區(qū)108、金屬前介質(zhì)層109、場板金屬110、P型重摻雜區(qū)111、源端金屬112、漏端金屬113。

所述P型襯底100和P型外延層102為半導體材料，包括體硅、碳化硅、砷化鎵、磷化銦或鍺硅。

所述溝道為N型或P型。

所述P型襯底100上覆蓋有P型埋層101和P型外延層102。所述P型埋層101位于P型襯底100上表面的中間位置，所述P型外延層102與P型埋層101相接觸。

所述n型漂移區(qū)104覆蓋于P型外延層102兩端位置。所述n型漂移區(qū)104之間設(shè)置有P型體溝道區(qū)105。

所述P型體溝道區(qū)105與P型埋層101和P型外延層102相接觸。

所述P型體溝道區(qū)105上表面中心位置出處設(shè)有接觸孔，所述接觸孔兩側(cè)為N型重摻源區(qū)106，所述接觸孔底部為P型重摻雜區(qū)111。

所述N型重摻源區(qū)106的上表面與P型體溝道區(qū)105的上表面共面，所述N型重摻源區(qū)106與P型重摻雜區(qū)111相接觸。

所述n型漂移區(qū)104的兩端設(shè)置有N型重摻雜區(qū)103。

所述n型漂移區(qū)104、P型體溝道區(qū)105、N型重摻源區(qū)106的表面和N型重摻雜區(qū)103的部分表面上覆蓋有介質(zhì)層107。

所述多晶柵極區(qū)108覆蓋于介質(zhì)層107的部分表面。所述多晶柵極區(qū)108在介質(zhì)層107下表面的投影位置與所述P型體溝道區(qū)105、N型重摻源區(qū)106之間的位置相對應。

所述介質(zhì)層107的材料為高k介質(zhì)，包括SiO₂、Si₃N₄、Al₂O₃、La₂O₃、HfO₂或ZrO₂。

所述金屬前介質(zhì)層109覆蓋于介質(zhì)層107和多晶柵極區(qū)108的上表面。

所述場板金屬110覆蓋于金屬前介質(zhì)層109的部分表面，所述場板金屬110還覆蓋于P型重摻雜區(qū)111的部分表面，并與N型重摻源區(qū)106和介質(zhì)層107相接觸。

所述漏端金屬113覆蓋于N型重摻雜區(qū)103的部分表面和金屬前介質(zhì)層109的部分表面，并與介質(zhì)層107相接觸。

所述源端金屬112覆蓋于P型襯底100的下表面。

實施例2：

一種高性能MOSFET的制造方法，其特征在于，包括以下步驟：

1)將預處理過后的P型襯底100進行一次光刻，光刻刻蝕后，在P型襯底100的兩端進行P型埋層101去膠注入。

所述預處理過程為將選擇好的單晶片進行打標清洗、烘干后，生長一層厚氧化層

所述生長環(huán)境為：干加濕氧化條件下，溫度為1100～1150℃，時間為100min～120min。

所述步驟1中離子注入的條件為：劑量1e15～5e15cm-2、能量40～80KeV。

再分布條件為：有氧條件下，溫度為1000℃，氧化層厚度為

再退火過程：純N2條件下，溫度為1100～1150℃、時間為100min～120min。并去除預處理過程中產(chǎn)生的氧化層。

2)將步驟1)中得到的處理過的構(gòu)件表面上覆蓋P型外延層102，并熱生長氧化層。

所述覆蓋P型外延層102的過程中，溫度為在1100℃～1150℃，厚度為5～30μm，電阻率為8～12Ω·cm。

所述熱生長的氧化層厚度為

3)將步驟2)中得到的構(gòu)件進行二次光刻，刻蝕出器件的有源區(qū)，所述有源區(qū)為整個元胞區(qū)域，并熱生長氧化層。

采用恒定雜質(zhì)表面濃度方法擴散，在擴散之前生長50～100nm厚的氧化層。擴散結(jié)束后去除氧化層。

所述恒定雜質(zhì)表面濃度方法的擴散條件為：PCL3氣體源、無氧環(huán)境，溫度為1100～1150℃、時間為100min～1500min。

所述熱生長的氧化層厚度為

4)將步驟3)中得到的構(gòu)件上表面生長介質(zhì)層107。

采用全干法生長介質(zhì)層107，生長條件為：干氧條件下，溫度為960℃、時間為20～100min。

5)在步驟4)中得到的構(gòu)件上表面低溫淀積一層多晶硅柵極108。進行三次光刻，在P型外延層102的中間位置兩邊刻蝕出多晶柵極區(qū)108。

所述多晶硅柵極108的厚度為生長條件：純N2環(huán)境下，溫度為760℃、時間為20～100min。

6)將步驟5)中得到的構(gòu)件進行四次光刻，光刻后，進行n型漂移區(qū)104的注入。

所述注入過程采用帶膠注入的方法，在注入之前生長40～100nm厚的氧化層，離子注入條件為：劑量為5e12～1e14cm-2、能量為60～150KeV。再分布條件為：無氧環(huán)境下，溫度為1100～1150℃、時間為200min～300min。

7)將步驟6)中得到的構(gòu)件進行五次光刻，光刻后，進行P型體溝道區(qū)105的注入。

所述注入過程采用帶膠注入的方法，離子注入條件為：劑量為1e14～5e14cm-2、能量為60～100KeV。再分布條件為：無氧環(huán)境下，溫度為1100～1150℃、時間為100min～200min。

8)將步驟7)中得到的構(gòu)件進行六次光刻，光刻后，進行N型重摻源區(qū)106和N型重摻雜區(qū)103的注入。

所述注入過程采用帶膠注入的方法，離子注入條件為：劑量為1e15～5e15cm-2、能量為40～80KeV。再分布條件為：無氧條環(huán)境下，溫度為950～1000℃、時間為30min～60min。

9)將步驟8)中得到的構(gòu)件進行七次光刻，刻蝕出漏端接觸孔。所述漏端接觸孔位于元胞的兩端。

10)將步驟9)中得到的構(gòu)件進行八次光刻，刻蝕出接觸孔。所述接觸孔位于P型體溝道區(qū)105內(nèi)部，所述接觸孔還位于N型重摻源區(qū)106之間。將接觸孔位置進行離子注入，形成P型重摻雜區(qū)111。

所述離子注入過程中：劑量為3e14～8e14cm-2、能量為20～60KeV。再分布條件為：無氧環(huán)境下，溫度為950～1000℃、時間為20min～40min。

11)將介質(zhì)層107和多晶柵極區(qū)108的上方覆蓋金屬前介質(zhì)層109。

12)將金屬前介質(zhì)層109和接觸孔的表面覆蓋場板金屬110，九次光刻，反刻場板金屬110。

13)將N型重摻雜區(qū)103的部分表面和金屬前介質(zhì)層109的部分表面覆蓋漏端金屬113。

14)將所述N型襯底下表面覆蓋源端金屬112。

15)將步驟14)中得到構(gòu)件進行合金，爐溫為550℃、時間為10min～30min、鈍化；十次光刻刻蝕出壓焊點；

16)將步驟15)中得到的構(gòu)件進行低溫退火，溫度為500℃～510℃，恒溫時間為30min；

17)將步驟16)中得到構(gòu)件進行減薄，背銀后，將得到的器件進行初測、切割、裝架、燒結(jié)和封裝測試。

實施例3：

使用本發(fā)明進行正常工作時，多晶柵極區(qū)108上面加正壓，源漏加正負壓形成通路，器件導通電流，電流經(jīng)P型體溝道區(qū)105流經(jīng)n型漂移區(qū)104，通過縱向結(jié)構(gòu)N型穿通區(qū)103、N型埋層101以及N型襯底100到漏極；

使器件由開通轉(zhuǎn)換為關(guān)斷狀態(tài)，只需柵極上的電壓小于閾值電壓即可，這樣溝道就夾斷，器件開始關(guān)斷。

當器件處于關(guān)斷狀態(tài)時，只需設(shè)計出二極管區(qū)的反向耐壓小于橫向LDMOS的反向耐壓，就能實現(xiàn)寄生的二極管將LDMOS的漏源壓降鉗位到二極管的擊穿電壓，這樣LDMOS就不會出現(xiàn)雪崩擊穿事件。

本發(fā)明主要應用在低壓領(lǐng)域，其性能和現(xiàn)有的低壓功率器件相比，得到了極大改善。使器件具有極低導通壓降，更快的開關(guān)速度，更小的反向漏電流，更低的功耗，更長的壽命和更穩(wěn)定的特性。