本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及一種可調(diào)控制柵增加ILD填充窗口的工藝方法。

背景技術(shù)：

浮柵型非易失存儲(chǔ)器(Non-volatile memory,簡(jiǎn)稱NVM)是一種常見(jiàn)的集成電路器件，其包括一個(gè)源極、一個(gè)漏極、一個(gè)門(mén)極和一個(gè)浮柵(Floating Gate)。通常，可采用經(jīng)典的堆疊柵工藝(stack-gate)形成浮柵型非易失存儲(chǔ)器結(jié)構(gòu)?？拷泶┭趸瘜拥亩嗑Ч鑼幼鳛楦?，頂部的多晶硅層作為控制柵(control gate poly)，兩多晶硅層之間的絕緣層為二氧化硅或者ONO(Oxide-Nitride-Oxide)結(jié)構(gòu)，起到隔絕浮柵區(qū)的作用。

與易失存儲(chǔ)器相比，由于浮柵的存在，非易失存儲(chǔ)器即使在系統(tǒng)關(guān)閉或無(wú)電源供應(yīng)時(shí)仍能保持?jǐn)?shù)據(jù)信息，因此廣泛應(yīng)用于閃存。

為了保證浮柵型非易失存儲(chǔ)器器件的擦除和讀寫(xiě)速度，需要晶體管具備較大的擊穿電壓。一般來(lái)說(shuō)，提高輕摻雜漏(Lightly Doped Drain,，簡(jiǎn)稱LDD)IMP的能量可以獲得較高的結(jié)擊穿電壓，而高能量的LDD IMP就需要較厚的多晶硅柵阻止離子穿透。

目前工藝通常采用爐管(Furnace)工藝沉積而成，厚度在2000埃左右，然后再經(jīng)過(guò)干法刻蝕工藝最終形成器件控制柵，工藝流程如圖1所示。

請(qǐng)參閱圖1，圖1為現(xiàn)有技術(shù)中形成器件控制柵的流程示意圖。如圖1所示，該方法包括如下步驟：

步驟S01：提供半導(dǎo)體基底100，該半導(dǎo)體100基底表面至少有一單元存儲(chǔ)(cell memory)區(qū)域和外圍器件(Peripheral)區(qū)域。

請(qǐng)參閱圖2，圖2為圖1中完成步驟S01后的結(jié)構(gòu)剖面示意圖。圖中，單元存儲(chǔ)區(qū)域包括隧穿氧化層101，隧穿氧化層上形成多晶硅浮柵102，多晶硅浮柵上形成絕緣層ONO103；圖中的外圍器件區(qū)域包括柵氧化層105；該半導(dǎo)體基底還包括STI(Self-aligned Isolation，自對(duì)準(zhǔn)淺溝道隔離)104。

步驟S02：在半導(dǎo)體基底100表面形成多晶硅柵106(如圖3所示，圖3為圖1中完成步驟S02后的結(jié)構(gòu)剖面示意圖)。

步驟S03：在多晶硅柵106表面進(jìn)行光刻膠涂布和顯影，經(jīng)過(guò)干法刻蝕形成最終控制柵結(jié)構(gòu)(如圖4所示，圖4為圖1中完成步驟S03后最終形成器件控制柵的結(jié)構(gòu)剖面示意圖)。

目前，浮柵型非易失存儲(chǔ)器的外圍器件區(qū)域和單元存儲(chǔ)區(qū)域的控制柵可以采用爐管工藝一步沉積而成，厚度一般在2000埃左右，而浮柵型非易失存儲(chǔ)器件的單元存儲(chǔ)區(qū)域除了具有與外圍器件區(qū)域相同厚度的控制柵外，還有大約1000埃厚度的浮柵結(jié)構(gòu)，隨著NVM尺寸的不斷減小，單元存儲(chǔ)區(qū)域的溝槽(space trench)的深寬比大大增大，在ILD(inter layer Deposition)過(guò)程中極易產(chǎn)生空洞(void)，單元存儲(chǔ)區(qū)域溝槽的完全填充變的非常困難，這將嚴(yán)重影響器件的可靠性性能。

技術(shù)實(shí)現(xiàn)要素：

為了克服以上問(wèn)題，本發(fā)明旨在提供一種可調(diào)控制柵增加ILD填充窗口的工藝方法，此工藝可以根據(jù)需求調(diào)節(jié)控制柵厚度。一方面，在不影響外圍器件性能的條件下減薄控制柵厚度有效降低單元存儲(chǔ)區(qū)域的單元存儲(chǔ)區(qū)域溝槽的深寬比，最終實(shí)現(xiàn)有利于ILD填充的目的；另一方面，在不影響外圍器件性能的條件下減薄控制柵厚度可以改善ILD(inter layer Deposition)填充后器件表面的平整性，有利于后續(xù)的光刻工藝。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下：

本發(fā)明提供一種可調(diào)控制柵增加ILD填充窗口的工藝方法，其包括：

步驟S1：提供半導(dǎo)體基底，所述半導(dǎo)體基底表面至少有一單元存儲(chǔ)區(qū)域和外圍器件區(qū)域；

步驟S2：在半導(dǎo)體基底表面沉積第一多晶硅柵層；

步驟S3：在第一多晶硅柵層表面生長(zhǎng)一層氧化硅阻擋層；

步驟S4：在氧化硅阻擋層表面進(jìn)行光刻膠涂布和顯影，露出外圍器件區(qū)域，僅刻蝕去除外圍器件區(qū)域的氧化硅阻擋層，去除剩余的光刻膠；

步驟S5：在單元存儲(chǔ)區(qū)域的氧化硅阻擋層和外圍器件區(qū)域的第一多晶硅柵層表面沉積第二多晶硅柵層；

步驟S6：在第二多晶硅柵層表面進(jìn)行光刻膠涂布和顯影，露出單元存儲(chǔ)區(qū)域，刻蝕去除僅單元存儲(chǔ)區(qū)域的第二多晶硅柵層，去除剩余的光刻膠；

步驟S7：刻蝕去除剩余的氧化硅阻擋層；

步驟S8：在單元存儲(chǔ)區(qū)域和外圍器件區(qū)域的多晶硅柵表面進(jìn)行光刻膠涂布和顯影，經(jīng)過(guò)干法刻蝕形成最終的雙多晶硅柵結(jié)構(gòu)。

優(yōu)選地，所述步驟2中形成的第一多晶硅柵層厚度，取決于單元存儲(chǔ)區(qū)域的控制柵的厚度，取值范圍為100?！?500埃。

優(yōu)選地，所述步驟2中采用爐管工藝在半導(dǎo)體基底表面沉積第一多晶硅柵層。

優(yōu)選地，所述步驟3中形成的氧化硅阻擋層厚度在50埃～500埃。

優(yōu)選地，所述氧化硅阻擋層作為去除所述單元存儲(chǔ)區(qū)域多晶硅柵層的阻擋層，其生長(zhǎng)的工藝方法為ISSG、爐管、RTO或CVD。

優(yōu)選地，所述步驟4中采用的光刻膠為負(fù)膠或者正膠，去除所述外圍爐管區(qū)域氧化硅阻擋層的工藝為濕法刻蝕工藝。

優(yōu)選地，步驟5中的所述在單元存儲(chǔ)區(qū)域的氧化硅阻擋層和外圍器件區(qū)域的第一多晶硅柵層表面沉積第二多晶硅柵層的厚度取決于所述第一多晶硅柵層的厚度及所述外圍器件區(qū)域多晶硅柵層的厚度需求，取值范圍為100?！?500埃。

優(yōu)選地，所述步驟5中采用爐管工藝在單元存儲(chǔ)區(qū)域的氧化硅阻擋層和外圍器件區(qū)域的第一多晶硅柵層表面沉積第二多晶硅柵層。

優(yōu)選地，所述步驟6中采用的光刻膠為負(fù)膠或者正膠，所述單元存儲(chǔ)區(qū)域的第二多晶硅柵層采用干法刻蝕工藝去除。

優(yōu)選地，在所述步驟7中，采用濕法刻蝕工藝去除剩余氧化硅阻擋層。

從上述技術(shù)方案可以看出，本發(fā)明提供的可調(diào)控制柵增加ILD填充窗口的工藝方法，可以獲得單元存儲(chǔ)區(qū)域較薄控制柵而外圍器件區(qū)域較厚控制柵的雙多晶硅柵結(jié)構(gòu)。該結(jié)構(gòu)可以達(dá)到以下效果：

①、本發(fā)明可以同時(shí)獲得較厚多晶硅柵的外圍器件區(qū)域和較薄多晶硅柵的單元存儲(chǔ)區(qū)域的雙多晶硅柵層的結(jié)構(gòu)，有效降低單元存儲(chǔ)區(qū)域溝槽的深寬比，在不影響外圍器件性能的條件下減薄單元存儲(chǔ)區(qū)域的控制柵厚度，有效降低單元存儲(chǔ)區(qū)域溝槽的深寬比，最終實(shí)現(xiàn)有利于ILD填充的目的；

②、在不影響外圍器件性能的條件下減薄單元存儲(chǔ)區(qū)域的控制柵厚度可以改善ILD(inter layer Deposition)填充后器件表面的平整性，有利于后續(xù)的光刻工藝；

③、可以根據(jù)器件需求自如調(diào)整單元存儲(chǔ)區(qū)域和外圍器件區(qū)域的多晶硅柵厚度，工藝流程簡(jiǎn)單可控。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)中形成器件控制柵的流程示意圖

圖2為圖1中完成步驟S01后的結(jié)構(gòu)剖面示意圖

圖3為圖1中完成步驟S02后的結(jié)構(gòu)剖面示意圖

圖4為圖1中完成步驟S03后最終形成器件控制柵的結(jié)構(gòu)剖面示意圖

圖5為本發(fā)明實(shí)施例中形成器件控制柵的流程示意圖

圖6為本發(fā)明實(shí)施例中完成步驟S1后的結(jié)構(gòu)剖面示意圖

圖7為本發(fā)明實(shí)施例中完成步驟S2后的結(jié)構(gòu)剖面示意圖

圖8為本發(fā)明實(shí)施例中完成步驟S3后的結(jié)構(gòu)剖面示意圖

圖9為本發(fā)明實(shí)施例中完成步驟S4后的結(jié)構(gòu)剖面示意圖

圖10為本發(fā)明實(shí)施例中完成步驟S5后的結(jié)構(gòu)剖面示意圖

圖11為本發(fā)明實(shí)施例中完成步驟S6后的結(jié)構(gòu)剖面示意圖

圖12為本發(fā)明實(shí)施例中完成步驟S7后的結(jié)構(gòu)剖面示意圖

圖13為本發(fā)明實(shí)施例中完成步驟S8后的結(jié)構(gòu)剖面示意圖

具體實(shí)施方式

體現(xiàn)本發(fā)明特征與優(yōu)點(diǎn)的實(shí)施例將在后段的說(shuō)明中詳細(xì)敘述。應(yīng)理解的是本發(fā)明能夠在不同的示例上具有各種的變化，其皆不脫離本發(fā)明的范圍，且其中的說(shuō)明及圖示在本質(zhì)上當(dāng)做說(shuō)明之用，而非用以限制本發(fā)明。

以下結(jié)合附圖，通過(guò)具體實(shí)施例對(duì)本發(fā)明的可調(diào)控制柵增加ILD填充窗口的工藝方法作進(jìn)一步詳細(xì)說(shuō)明。需要說(shuō)明的是，本發(fā)明解決的問(wèn)題是在保持外圍器件區(qū)域較厚的多晶硅柵層的同時(shí)，又可以減薄單元存儲(chǔ)區(qū)域的控制柵厚度。

下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行詳細(xì)的說(shuō)明。

請(qǐng)參閱圖5，圖5為本發(fā)明實(shí)施例中形成器件控制柵的流程示意圖，如圖所示，該方法的形成步驟可以包括：

步驟S1：提供半導(dǎo)體基底，所述半導(dǎo)體基底表面至少有一單元存儲(chǔ)區(qū)域和外圍器件區(qū)域。具體地，如圖6所示，圖中的半導(dǎo)體基底200可以采用P型半導(dǎo)體襯底(P substrate)，圖中的隧穿氧化層201可以為二氧化硅。假設(shè)以ISSG方式形成，其厚度可以為8nm左右。圖中的浮柵202為單晶硅或多晶硅，例如，90nm多晶硅；圖中的極間氧化層203其組成可以是氧-氮-氧或者二氧化硅，在本實(shí)施例中，氧-氮-氧氧化層的厚度可以為11nm；圖中的柵氧化層205可以為二氧化硅材料，本實(shí)施例中，可以為同時(shí)包含16.9nm和3.8nm兩種不同厚度的柵氧化層。

步驟S2：在半導(dǎo)體基底表面沉積第一多晶硅柵層。具體地，本實(shí)施例中，步驟2中可以采用爐管工藝在整片半導(dǎo)體基底表面均勻沉積第一多晶硅柵層206，在沉積過(guò)程中，步驟2中形成的第一多晶硅柵層厚度可以為100?！?500埃(例如為1150埃)，沉積第一多晶硅柵層的溫度可以為攝氏620度。請(qǐng)參閱步驟S7，圖7為本發(fā)明實(shí)施例中完成步驟S2后的結(jié)構(gòu)剖面示意圖。

步驟S3：在第一多晶硅柵層表面生長(zhǎng)一層氧化硅阻擋層。本實(shí)施例中，氧化物阻擋層可采用RTO(Rapid Thermal Oxidation)或者ISSG(In-Situ Steam Generation)以及爐管工藝得到。

假設(shè)，采用ISSG工藝形成，氧化物為SiO₂，形成氧化硅阻擋層過(guò)程中，工藝溫度可以為1000C，厚度可以為10nm。需要說(shuō)明的是，該氧化物阻擋層207在后續(xù)刻蝕(poly Etch)的過(guò)程中起到保護(hù)單元存儲(chǔ)區(qū)域第一多晶硅柵層206的作用，并且，為最終成功形成單元存儲(chǔ)區(qū)域和邏輯區(qū)不同多晶硅柵厚度的雙多晶硅柵結(jié)構(gòu)，起到重要的作用。請(qǐng)參閱圖8，圖8為本發(fā)明實(shí)施例中完成步驟S3后的結(jié)構(gòu)剖面示意圖。

步驟S4：在氧化硅阻擋層表面進(jìn)行光刻膠涂布和顯影，露出外圍器件區(qū)域，刻蝕去除僅外圍器件區(qū)域的氧化硅阻擋層，去除剩余的光刻膠。

如圖9所示，將單元存儲(chǔ)區(qū)域的氧化物阻擋層207保留，僅去除外圍器件區(qū)域的SiO₂阻擋層。具體地，在單元存儲(chǔ)區(qū)域被光刻膠覆蓋，外圍器件區(qū)域顯影打開(kāi)，可以采用光刻方法即采用濕法刻蝕工藝將外圍器件區(qū)域的氧化物阻擋層207去除，然后，再將剩余光刻膠去除，最終形成單元存儲(chǔ)區(qū)域第一多晶硅柵層206表面覆蓋氧化硅阻擋層而外圍器件區(qū)域第一多晶硅柵層206表面沒(méi)有氧化硅阻擋層207的結(jié)構(gòu)。

在本發(fā)明的實(shí)施例中，該光刻膠可采用正膠或者負(fù)膠，假設(shè)以負(fù)膠為例，濕法刻蝕可采用HF或者BOE，本實(shí)施例中以BOE為例，并且過(guò)刻蝕(Over etch簡(jiǎn)稱OE)50％，以確保外圍器件區(qū)域兩層多晶硅柵之間沒(méi)有氧化硅阻擋層207的殘留。

步驟S5：在單元存儲(chǔ)區(qū)域的氧化硅阻擋層和外圍器件區(qū)域的第一多晶硅柵層表面沉積第二多晶硅柵層。

如圖10所示，在單元存儲(chǔ)區(qū)域的氧化硅阻擋層和外圍器件區(qū)域的第一多晶硅柵層206表面沉積第二多晶硅柵層209。該第二多晶硅柵層209仍采用第一多晶硅柵層206的爐管沉積工藝。經(jīng)過(guò)濕法工藝清洗后，在單元存儲(chǔ)區(qū)域的氧化硅阻擋層207和外圍器件區(qū)域的第一多晶硅柵層206表面沉積第二多晶硅柵層209。本實(shí)施例中，假設(shè)，溫度以620C，厚度為650A，第二多晶硅柵層209沉積之前的濕法清洗會(huì)在外圍器件區(qū)域第一多晶硅柵層206表面形成一層薄薄的化學(xué)氧化層(chemical Oxide)208。

所以，經(jīng)過(guò)以上步驟，最終單元存儲(chǔ)區(qū)域形成為基底-第一多晶硅柵層-氧化物阻擋層-第二多晶硅柵層的結(jié)構(gòu)，而外圍器件區(qū)域形成為基底-第一多晶硅柵層-化學(xué)氧化層-第二多晶硅柵層的結(jié)構(gòu)。

步驟S6：在第二多晶硅柵層表面進(jìn)行光刻膠涂布和顯影，露出單元存儲(chǔ)區(qū)域，刻蝕去除僅單元存儲(chǔ)區(qū)域的第二多晶硅柵層，去除剩余的光刻膠。

如圖11所示，在第二多晶硅柵層209表面進(jìn)行光刻膠涂布和顯影，露出單元存儲(chǔ)區(qū)域，刻蝕去除僅單元存儲(chǔ)區(qū)域的第二多晶硅柵層209，去除剩余的光刻膠。具體地，首先，采用光刻工藝，將單元存儲(chǔ)區(qū)域光刻膠顯影打開(kāi)，外圍器件區(qū)域光刻膠覆蓋；然后，采用干法刻蝕工藝去除單元存儲(chǔ)區(qū)域的第二多晶硅柵層209，停在氧化硅阻擋層207上；最后，去除剩余的光刻膠，最終形成單元存儲(chǔ)區(qū)域?yàn)榛?第一多晶硅柵層-氧化硅阻擋層的結(jié)構(gòu)，而外圍器件區(qū)域則為基底-第一多晶硅柵層-化學(xué)氧化層-第二多晶硅柵層的結(jié)構(gòu)。

上述步驟完成后，本發(fā)明成功實(shí)現(xiàn)了外圍器件區(qū)域較厚多晶硅柵的結(jié)構(gòu)要求。在本實(shí)施例中，以兩層多晶硅柵相加最終厚度可以為1750埃。在本步驟中，去除單元存儲(chǔ)區(qū)域的第二多晶硅柵層209之后，還可以進(jìn)行多晶硅柵的離子注入工藝以調(diào)節(jié)多晶硅(poly)的電阻。

步驟S7：刻蝕去除剩余的氧化硅阻擋層。如12所示，采用濕法刻蝕工藝去除剩余的氧化硅阻擋層207。該濕法刻蝕工藝可采用HF或者BOE，本實(shí)施中仍以BOE為例，濕法刻蝕過(guò)程中OE仍為50％，以確保單元存儲(chǔ)區(qū)域第一多晶硅柵層206表面沒(méi)有氧化硅阻擋層207的殘留。

步驟S8：在單元存儲(chǔ)區(qū)域和外圍器件區(qū)域的多晶硅柵表面進(jìn)行光刻膠涂布和顯影，經(jīng)過(guò)干法刻蝕形成最終的雙多晶硅柵結(jié)構(gòu)。

如圖13所示，在單元存儲(chǔ)區(qū)域和外圍器件區(qū)域的多晶硅柵表面進(jìn)行光刻膠涂布和顯影，經(jīng)過(guò)干法刻蝕形成最終的雙多晶硅柵結(jié)構(gòu)，該光刻膠可以是負(fù)膠或者正膠。在本實(shí)施例中，以正膠為例，單元存儲(chǔ)和外圍器件區(qū)域采用干法刻蝕工藝分別刻蝕，最終形成控制柵。

綜上，本發(fā)明提供了一種可以同時(shí)獲得較厚的外圍器件區(qū)域多晶硅柵和較薄的控制柵的雙多晶硅柵結(jié)構(gòu)，有效降低單元存儲(chǔ)溝槽的深寬比，在不犧牲外圍器件的擊穿電壓的情況下達(dá)到改善ILD填充能力的目的，且單元存儲(chǔ)區(qū)域控制柵高度的降低，在ILD完成之后可以有效提高晶圓(wafer)表面的平整度，有利于后續(xù)的光刻工藝。

與現(xiàn)有技術(shù)相比，該工藝方法可以根據(jù)器件需求自如調(diào)整單元存儲(chǔ)和外圍器件區(qū)域的多晶硅柵厚度，工藝穩(wěn)定可控，適合批量生產(chǎn)。

以上的僅為本發(fā)明的實(shí)施例，實(shí)施例并非用以限制本發(fā)明的專利保護(hù)范圍，因此凡是運(yùn)用本發(fā)明的說(shuō)明書(shū)及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。