本發(fā)明構(gòu)思涉及集成電路器件以及制造該集成電路器件的方法，更具體地，涉及包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的集成電路器件以及制造該集成電路器件的方法。

背景技術(shù)：

隨著半導(dǎo)體器件的集成度變大，半導(dǎo)體器件的尺寸已經(jīng)被減小到極端的狀態(tài)，并且其按比例縮小已經(jīng)接近極限。因此，為了減小半導(dǎo)體器件中的有效切換電容(Ceff)并增強(qiáng)其性能，需要涉及在結(jié)構(gòu)上改變半導(dǎo)體器件的新方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明構(gòu)思提供具有能夠減小集成半導(dǎo)體器件的有效開關(guān)電容(Ceff)并增強(qiáng)其性能的結(jié)構(gòu)的集成電路器件。

本發(fā)明構(gòu)思還提供一種制造集成電路器件的方法，該集成電路器件具有能夠減小集成半導(dǎo)體器件的有效開關(guān)電容(Ceff)并增強(qiáng)其性能的結(jié)構(gòu)。

根據(jù)本發(fā)明構(gòu)思的一個方面，提供一種集成電路器件，該集成電路器件包括：鰭型有源區(qū)域，從基板突出并具有第一水平面處的上表面；納米片，平行于鰭型有源區(qū)域的上表面延伸并包括溝道區(qū)域，該納米片位于與鰭型有源區(qū)域的上表面間隔開的第二水平面處；柵極，設(shè)置在鰭型有源區(qū)域上并圍繞納米片的至少一部分，該柵極在交叉鰭型有源區(qū)域的方向上延伸；柵極介電層，設(shè)置在納米片和柵極之間；源極和漏極區(qū)域，形成在鰭型有源區(qū)域上并連接到納米片的一端；第一絕緣間隔物，在納米片上，第一絕緣間隔物覆蓋柵極的側(cè)壁；以及第二絕緣間隔物，設(shè)置在柵極與源極和漏極區(qū)域之間，在鰭型有源區(qū)域的上表面和納米片之間的空間中，第二絕緣間隔物具有多層結(jié)構(gòu)。

根據(jù)本發(fā)明構(gòu)思的另一個方面，提供一種集成電路器件，該集成電路器件包括：鰭型有源區(qū)域，從基板突出并在第一方向上延伸；至少一個納米片堆疊結(jié)構(gòu)，面對鰭型有源區(qū)域的上表面并與鰭型有源區(qū)域的上表面間隔開，該至少一個納米片堆疊結(jié)構(gòu)包括每個具有溝道區(qū)域的多個納米片；至少一個柵極，設(shè)置在鰭型有源區(qū)域上并覆蓋至少一個納米片堆疊結(jié)構(gòu)，該至少一個柵極在交叉第一方向的方向上延伸；至少一個柵極介電層，設(shè)置在該至少一個納米片堆疊結(jié)構(gòu)和該至少一個柵極之間；源極和漏極區(qū)域，連接到多個納米片；以及絕緣間隔物，每個具有多層結(jié)構(gòu)并接觸源極和漏極區(qū)域且在多個納米片之間的空間中。

根據(jù)本發(fā)明構(gòu)思的另一個方面，提供一種制造集成電路器件的方法，該方法包括：形成鰭型有源區(qū)域和納米片，該鰭型有源區(qū)域從基板突出并具有第一水平面處的上表面，該納米片位于與鰭型有源區(qū)域的上表面間隔開的第二水平面處并平行于鰭型有源區(qū)域的上表面延伸；在納米片上形成第一絕緣間隔物，第一絕緣間隔物限定柵極間隔；在鰭型有源區(qū)域的上表面和納米片之間的空間中形成第二絕緣間隔物，第二絕緣間隔物具有多層結(jié)構(gòu)；在鰭型有源區(qū)域上形成源極和漏極區(qū)域，該源極和漏極區(qū)域連接到納米片的一端和第二絕緣層的一端；以及在鰭型有源區(qū)域上形成柵極，其中柵極在交叉鰭型有源區(qū)域的方向上延伸，圍繞納米片的至少一部分，并面對源極和漏極區(qū)域，第二絕緣間隔物在柵極與該源極和漏極區(qū)域之間。

根據(jù)本發(fā)明構(gòu)思的另一個方面，提供一種制造集成電路器件的方法，該方法包括：形成鰭型有源區(qū)域和包括多個納米片的納米片堆疊結(jié)構(gòu)，其中鰭型有源區(qū)域從基板突出并在第一方向上延伸，并且納米片堆疊結(jié)構(gòu)面對鰭型有源區(qū)域的上表面并與該上表面間隔開；在納米片堆疊結(jié)構(gòu)上形成第一絕緣間隔物，第一絕緣間隔物限定柵極間隔；在多個納米片之間的空間和鰭型有源區(qū)域的上表面和多個納米片當(dāng)中的最下面的納米片之間的空間中形成多個第二絕緣間隔物，每個具有多層結(jié)構(gòu)；在鰭型有源區(qū)域上形成源極和漏極區(qū)域，源極和漏極區(qū)域連接到納米片堆疊結(jié)構(gòu)的一端和多個第二絕緣間隔物的端部；以及在鰭型有源區(qū)域上形成柵極，其中柵極在第二方向上延伸，圍繞多個納米片，并面對源極和漏極區(qū)域，而多個第二絕緣間隔物在柵極與該源極和漏極區(qū)域之間。

根據(jù)本發(fā)明構(gòu)思的另一個方面，一種集成電路器件包括：基板；鰭型有源區(qū)域，從基板突出；多個源極和漏極區(qū)域，在鰭型有源區(qū)域上；多個納米片，鄰近于多個源極和漏極區(qū)域，多個源極和漏極區(qū)域分別連接到多個納米片的相反兩端；以及多個絕緣間隔物，設(shè)置在多個納米片中的相鄰納米片之間，每個絕緣間隔物具有多層結(jié)構(gòu)。

應(yīng)指出，關(guān)于一個實(shí)施方式描述的本發(fā)明構(gòu)思的方面可以被結(jié)合在不同的實(shí)施方式中，盡管沒有對于其進(jìn)行具體的描述。也就是，所有實(shí)施方式和/或任何實(shí)施方式的特征可以以任何方式和/或組合來結(jié)合。本發(fā)明構(gòu)思的這些和其它的方面在下面闡述的說明書中詳細(xì)說明。

附圖說明

從以下結(jié)合附圖的詳細(xì)描述，本發(fā)明構(gòu)思的實(shí)施方式將被更清楚地理解，附圖中：

圖1A至圖1C是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的集成電路器件的圖，其中圖1A是集成電路器件的主要元件的平面布局圖，圖1B是該集成電路器件沿著圖1A的線X-X'剖取的截面圖，圖1C是該集成電路器件沿著圖1A的線Y-Y'剖取的截面圖；

圖2A至圖2C是根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的可用于集成電路器件中的各種多層結(jié)構(gòu)的第二絕緣間隔物的配置的截面圖；

圖3是根據(jù)本發(fā)明構(gòu)思的另一些實(shí)施方式的集成電路器件的截面圖；

圖4A至圖4C是根據(jù)本發(fā)明構(gòu)思的另一些實(shí)施方式的可用于集成電路器件中的各種多層結(jié)構(gòu)的第二絕緣間隔物的配置的截面圖；

圖5至圖26是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的基于工藝順序的制造集成電路器件的方法的截面圖，其中圖5、6A、7A、8A、9A、10A、11A、12至14、15A、16A和17至26是與沿著圖1A的線X-X'剖取的截面圖對應(yīng)的部分的截面圖，圖6B、7B、8B、9B、10B和11B是與沿著圖1A的線Y-Y'剖取的截面圖對應(yīng)的部分的截面圖；

圖27至圖31是示出根據(jù)本發(fā)明構(gòu)思的另一些實(shí)施方式的基于工藝順序的制造集成電路器件方法的截面圖；

圖32是根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的電子裝置的方框圖；以及

圖33是根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的電子系統(tǒng)的方框圖。

具體實(shí)施方式

在下文，本發(fā)明構(gòu)思將通過參照附圖說明本發(fā)明的實(shí)施方式而被詳細(xì)描述。附圖中的相同的附圖標(biāo)記表示相同的元件，因此將省略其描述。在本說明書中，術(shù)語“納米片”可以表示具有從約1至約100nm的厚度的二維結(jié)構(gòu)。

圖1A至1C是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的集成電路器件100的圖，其中圖1A是集成電路器件100的主要元件的平面布局圖，圖1B是集成電路器件100沿著圖1A的線X-X'剖取的截面圖，圖1C是集成電路器件100沿著圖1A的線Y-Y'剖取的截面圖。

參照圖1A至圖1C，集成電路器件100可以包括：多個鰭型有源區(qū)域FA，從基板102突出并在第一方向(X方向)上延伸；以及多個納米片堆疊結(jié)構(gòu)NSS，與多個鰭型有源區(qū)域FA的上表面104間隔開并面對多個鰭型有源區(qū)域FA的上表面104。

限定多個鰭型有源區(qū)域FA的第一溝槽T1和限定器件區(qū)域DR的第二溝槽T2可以形成在基板102中。第二溝槽T2可以比第一溝槽T1深。

多個鰭型有源區(qū)域FA的下側(cè)壁可以被填充第一溝槽T1的淺溝槽隔離(STI)層114覆蓋。STI層114可以包括共形地覆蓋第一溝槽T1的內(nèi)壁的絕緣襯層114A和在絕緣襯層114A上的填充第一溝槽T1的間隙填充絕緣層114B。第二溝槽T2可以用器件隔離層116填充。多個鰭型有源區(qū)域FA的上表面104的水平面、STI層114的上表面的水平面和器件隔離層116的上表面的水平面可以彼此相同或相似。

多個柵極150可以在多個鰭型有源區(qū)域FA上在交叉第一方向的第二方向(Y方向)上延伸。多個鰭型有源區(qū)域FA的上表面104可以具有第一水平面LV1。

多個納米片堆疊結(jié)構(gòu)NSS可以與多個鰭型有源區(qū)域FA的上表面104間隔開。多個納米片堆疊結(jié)構(gòu)NSS可以包括多個納米片N1、N2和N3，該多個納米片N1、N2和N3在距基板102比第一水平面LV1更遠(yuǎn)的第二水平面LV2處平行于多個鰭型有源區(qū)域FA的上表面104延伸。本示例描述了這樣的配置，其中多個納米片堆疊結(jié)構(gòu)NSS和多個柵極150形成在單個鰭型有源區(qū)域FA上，并且多個納米片堆疊結(jié)構(gòu)NSS在單個鰭型有源區(qū)域FA上布置在沿著鰭型有源區(qū)域FA的延伸方向(X方向)的線上，但是本發(fā)明構(gòu)思不限于此。布置在單個鰭型有源區(qū)域FA上的納米片堆疊結(jié)構(gòu)NSS的數(shù)量沒有被特別限制。例如，單個納米片堆疊結(jié)構(gòu)NSS可以形成在單個鰭型有源區(qū)域FA上。

構(gòu)成多個納米片堆疊結(jié)構(gòu)NSS的多個納米片N1、N2和N3可以一個接著一個地順序堆疊在多個鰭型有源區(qū)域FA的上表面104上。本示例描述了其中單個納米片堆疊結(jié)構(gòu)NSS包括三個納米片N1、N2和N3的情況，但是本發(fā)明構(gòu)思不限于此。例如，三個納米片N1、N2和N3的每個可以包括一個納米片，并可以根據(jù)需要而包括被不同地選擇的多個納米片。多個納米片N1、N2和N3的每個可以包括溝道區(qū)域。

多個柵極150可以形成為圍繞多個納米片N1、N2和N3中的至少一些同時覆蓋納米片堆疊結(jié)構(gòu)NSS。多個柵極150的每個可以包括覆蓋納米片堆疊結(jié)構(gòu)NSS的上表面的主柵極部分150M以及形成在鰭型有源區(qū)域FA與納米片N1之間和納米片N1、N2和N3中的相鄰納米片之間的空間中的多個子?xùn)艠O部分150S。多個子?xùn)艠O部分150S的每個的厚度小于主柵極部分150M的厚度。在這點(diǎn)上，多個子?xùn)艠O部分150S的厚度和主柵極部分150M的厚度指的是在圖1A至圖1C中的Z方向上的厚度。

柵極介電層145可以形成在納米片堆疊結(jié)構(gòu)NSS和柵極150之間。

多個納米片N1、N2和N3可以形成在鰭型有源區(qū)域FA和柵極150之間的空間中且在由柵極150覆蓋的交疊區(qū)域OR中。在X-Y平面中，包括多個納米片N1、N2和N3的納米片堆疊結(jié)構(gòu)NSS可以具有比交疊區(qū)域OR的平面面積大的平面面積。圖1A示出其中納米片堆疊結(jié)構(gòu)NSS的平面形狀為大致矩形形狀的情況，但是本發(fā)明構(gòu)思不限于此。納米片堆疊結(jié)構(gòu)NSS可以具有根據(jù)鰭型有源區(qū)域FA的平面形狀和柵極150的平面形狀的各種平面形狀。

基板102可以包括元素半導(dǎo)體諸如Si和Ge或者化合物半導(dǎo)體諸如SiGe、SiC、GaAs、InAs和InP。在某些實(shí)施方式中，基板102可以包括III-V族材料和IV族材料中的至少一種。III-V族材料可以包括具有至少一個III族元素和至少一個V族元素的二元、三元或四元化合物。III-V族材料可以為包括作為III族元素的In、Ga和Al中的至少一個元素以及作為V族元素的As、P和Sb中的至少一個元素的化合物。例如，III-V族材料可以選自InP、In_zGa_1-zAs(0≤z≤1)和Al_zGa_1-zAs(0≤z≤1)。二元化合物可以為例如InP、GaAs、InAs、InSb和GaSb之一。三元化合物可以為InGaP、InGaAs、AlInAs、InGaSb、GaAsSb和GaAsP之一。IV族材料可以為Si或Ge。然而，本發(fā)明構(gòu)思的實(shí)施方式不限于III-V族材料和IV族材料的以上示例。III-V族材料和IV族材料(諸如Ge)可以用作用于形成具有低功耗和高運(yùn)行速度的晶體管的溝道材料。高性能的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)可以采用包括具有比Si基板高的電子遷移率的III-V族材料諸如GaAs的半導(dǎo)體基板以及具有空穴遷移率比Si基板高的諸如Ge的半導(dǎo)體材料的半導(dǎo)體基板制造。在某些實(shí)施方式中，當(dāng)NMOS晶體管形成在基板102上時，基板102可以包括以上描述的III-V族材料之一。在某些其它的實(shí)施方式中，當(dāng)PMOS晶體管形成在基板102上時，基板102的至少一部分可以包括Ge。在另一些實(shí)施方式中，基板102可以具有絕緣體上硅(SOI)結(jié)構(gòu)。基板102可以包括導(dǎo)電區(qū)域，例如摻雜有雜質(zhì)的阱或摻雜有雜質(zhì)的結(jié)構(gòu)。

在某些實(shí)施方式中，多個納米片N1、N2和N3可以包括單一材料。在某些實(shí)施方式中，多個納米片N1、N2和N3可以由與基板102相同的材料形成。

覆蓋第一溝槽T1的內(nèi)壁的絕緣襯層114A可以包括氧化物層、SiN(硅氮化物)、SiON(硅氧氮化物)、SiBN(硅硼氮化物)、SiC(碳化硅)、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC(硅碳氧化物)、SiO₂(二氧化硅)、多晶硅或其組合。在某些實(shí)施方式中，絕緣襯層114A可以具有在從約至約的范圍內(nèi)的厚度。

在某些實(shí)施方式中，間隙填充絕緣層114B可以包括氧化物層。在某些實(shí)施方式中，間隙填充絕緣層114B可以包括通過沉積工藝或涂覆工藝形成的氧化物層。在某些實(shí)施方式中，間隙填充絕緣層114B可以包括通過可流動化學(xué)氣相沉積(FCVD)或旋涂工藝形成的氧化物層。例如，間隙填充絕緣層114B可以包括氟化硅酸鹽玻璃(FSG)、非摻雜的硅酸鹽玻璃(USG)、硼磷硅酸鹽玻璃(BPSG)、磷硅酸鹽玻璃(PSG)、可流動氧化物(FOX)、等離子體增強(qiáng)四乙基原硅酸鹽(PE-TEOS)或東燃硅氮烷(TOSZ)，但是不限于此。

填充在第二溝槽T2中的器件隔離層116可以包括氧化物層、氮化物層或其組合。在某些實(shí)施方式中，器件隔離層116和間隙填充絕緣層114B可以包括相同的材料。

柵極介電層145可以具有界面層和高介電層的堆疊結(jié)構(gòu)。界面層可以修復(fù)多個鰭型有源區(qū)域FA的上表面104和多個納米片N1、N2和N3的表面與高介電層的表面之間的界面缺陷。在某些實(shí)施方式中，界面層可以包括具有9或更低的介電常數(shù)的低介電材料層，諸如硅氧化物層、硅氧氮化物層或其組合。在某些其它的實(shí)施方式中，界面層可以包括硅酸鹽、硅酸鹽和硅氧化物層的組合、或者硅酸鹽和硅氧氮化物層的組合。在某些實(shí)施方式中，界面層可以被省略。高介電層可以包括具有比硅氧化物層的介電常數(shù)大的介電常數(shù)的材料。例如，高介電層可以具有約10至約25的介電常數(shù)。高介電層可以包括選自鉿氧化物、鉿氧氮化物、鉿硅氧化物、鑭氧化物、鑭鋁氧化物、鋯氧化物、鋯硅氧化物、鉭氧化物、鈦氧化物、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、釔氧化物、鋁氧化物、鉛鈧鉭氧化物、鉛鋅鈮酸鹽及其組合，但是不限于此。高介電層可以通過原子層沉積(ALD)、化學(xué)氣相沉積(CVD)或物理氣相沉積(PVD)工藝形成。高介電層可以具有在從約至約的范圍內(nèi)的厚度，但是不限于此。

柵極150可以包括用于調(diào)節(jié)功函數(shù)的包含金屬的層以及形成在用于調(diào)節(jié)功函數(shù)的包含金屬的層的上部上的用于填充間隙的包含金屬的層。在某些實(shí)施方式中，柵極150可以具有這樣的結(jié)構(gòu)，其中金屬氮化物層、金屬層、導(dǎo)電覆蓋層和間隙填充金屬層被順序堆疊。金屬氮化物層和金屬層可以每個包括選自Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd中的至少一種金屬材料。金屬氮化物層和金屬層可以通過ALD工藝、金屬有機(jī)ALD(MOALD)工藝或金屬有機(jī)CVD(MOCVD)工藝形成。導(dǎo)電覆蓋層可以用作保護(hù)層，用于防止或減少金屬層的表面的氧化。此外，導(dǎo)電覆蓋層可以用作浸潤層，使另一個導(dǎo)電層在金屬層上的沉積容易。導(dǎo)電覆蓋層可以包括金屬氮化物層，例如TiN、TaN或其組合，但是不限于此。間隙填充金屬層可以在導(dǎo)電覆蓋層上延伸。間隙填充金屬層可以包括W層。間隙填充金屬層可以通過ALD、CVD或PVD工藝形成。間隙填充金屬層可以嵌入由導(dǎo)電覆蓋層的上表面上的區(qū)域之間的臺階形成的凹陷空間而沒有空洞。在某些實(shí)施方式中，柵極150可以包括TiAlC/TiN/W的堆疊結(jié)構(gòu)、TiN/TaN/TiAlC/TiN/W的堆疊結(jié)構(gòu)或者TiN/TaN/TiN/TiAlC/TiN/W的堆疊結(jié)構(gòu)。在上面的堆疊結(jié)構(gòu)中，TiAlC層或TiN層可以用作調(diào)節(jié)功函數(shù)的包含金屬的層。

多個源極和漏極區(qū)域162可以形成在鰭型有源區(qū)域FA上。多個源極和漏極區(qū)域162可以分別連接到多個納米片N1、N2和N3的與該多個源極和漏極區(qū)域162相鄰的端部。

多個源極和漏極區(qū)域162可以包括從多個納米片N1、N2和N3外延生長的半導(dǎo)體層162A。源極和漏極區(qū)域162可以具有嵌入的SiGe結(jié)構(gòu)，該嵌入的SiGe結(jié)構(gòu)包括外延生長的Si層、外延生長的SiC層和外延生長的多個SiGe層。多個源極和漏極區(qū)域162還可以包括形成在半導(dǎo)體層162A上的金屬硅化物層162B。在某些實(shí)施方式中，金屬硅化物層162B可以包括鈦硅化物，但是不限于此。在某些實(shí)施方式中，金屬硅化物層162B可以被省略。

順序覆蓋柵極150的側(cè)壁的絕緣襯層134、第一絕緣間隔物136和保護(hù)層138可以形成在多個納米片堆疊結(jié)構(gòu)NSS上。保護(hù)層138可以延伸以覆蓋多個源極和漏極區(qū)域162。絕緣襯層134、第一絕緣間隔物136和保護(hù)層138可以包括硅氮化物層，但是不限于此。在某些實(shí)施方式中，保護(hù)層138可以被省略。

絕緣襯層134、第一絕緣間隔物136和保護(hù)層138可以覆蓋包括在柵極150中的主柵極部分150M的側(cè)壁。

接觸源極和漏極區(qū)域162的第二絕緣間隔物140可以形成在多個納米片N1、N2和N3之間的空間中。第二絕緣間隔物140可以設(shè)置在多個納米片N1、N2和N3之間的空間中且在子?xùn)艠O部分150S與源極和漏極區(qū)域162之間。第二絕緣間隔物140可以覆蓋多個子?xùn)艠O部分150S中的至少一些的側(cè)壁。在圖1B所示的集成電路器件100中，三個子?xùn)艠O部分150S當(dāng)中的除了最靠近鰭型有源區(qū)域FA的子?xùn)艠O部分150S之外的兩個子?xùn)艠O部分150S的兩個側(cè)壁可以被第二絕緣間隔物140覆蓋。如圖1B所示，三個子?xùn)艠O部分150S當(dāng)中的最靠近鰭型有源區(qū)域FA的子?xùn)艠O部分150S的兩個側(cè)壁可以由覆蓋鰭型有源區(qū)域FA的上表面104的緩沖半導(dǎo)體層106覆蓋。緩沖半導(dǎo)體層106可以包括與鰭型有源區(qū)域FA和多個納米片N1、N2和N3的材料不同的材料。例如，鰭型有源區(qū)域FA可以包括Si，緩沖半導(dǎo)體層106可以包括Ge。

第一絕緣間隔物136和第二絕緣間隔物140可以包括不同的材料。在某些實(shí)施方式中，第一絕緣間隔物136可以包括硅氮化物層，第二絕緣間隔物140可以包括硅氮化物層，還包括氧(O)原子、硼(B)原子、碳(C)原子或包括其組合的原子。在某些其它的實(shí)施方式中，第一絕緣間隔物136可以包括無法在其表面上進(jìn)行半導(dǎo)體原子的引晶(seeding)和外延生長的絕緣層，第二絕緣間隔物140可以包括在其表面的至少一部分上可進(jìn)行半導(dǎo)體原子的引晶和外延生長的絕緣層。例如，第一絕緣間隔物136可以包括SiN層，第二絕緣間隔物140可以包括SiON層。SiON層可以形成為與源極和漏極區(qū)域162的半導(dǎo)體層162A接觸。

在某些實(shí)施方式中，多個第二絕緣間隔物140中的至少一些可以包括空氣間隔(air space)。

多個第二絕緣間隔物140可以每個具有多層結(jié)構(gòu)。在某些實(shí)施方式中，多個第二絕緣間隔物140可以每個包括選自空氣間隔、SiN、SiCN、SiBN、SiON、SiOCN、SiBCN、SiOC和SiO₂中的至少一種絕緣體。例如，多個第二絕緣間隔物140可以每個具有至少三層結(jié)構(gòu)。至少三層結(jié)構(gòu)的一部分可以為空氣間隔。

圖2A至圖2C是通過放大與圖1B中的區(qū)域II對應(yīng)的部分的各種多層結(jié)構(gòu)的第二絕緣間隔物140A、140B和140C的構(gòu)造的截面圖，第二絕緣間隔物140A、140B和140C可以用作根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的集成電路器件100的第二絕緣間隔物140。

如圖2A所示，第二絕緣間隔物140A可以包括第一襯層142A、第二襯層144A和空氣間隔AS1。

第一襯層142A可以具有面對柵極150的子?xùn)艠O部分150S的表面和面對多個納米片N1、N2和N3中的至少一個的表面，并可以包括不包含氧的第一絕緣材料。

第二襯層144A可以與子?xùn)艠O部分150S和納米片N1、N2和N3間隔開而使第一襯層142A插設(shè)在其間，并可以包括與第一絕緣材料不同的第二絕緣材料。

空氣間隔AS1可以由第二襯層144A限定。

在某些實(shí)施方式中，第一襯層142A可以包括SiN、SiCN和SiBN之一，第二襯層144A可以包括SiON、SiOCN和SiBCN之一。

在某些實(shí)施方式中，構(gòu)成第一襯層142A的第一絕緣材料可以不包括氧，構(gòu)成第二襯層144A的第二絕緣材料可以具有在從約0至約50原子％的范圍內(nèi)的氧含量。

如圖2B所示，第二絕緣間隔物140B可以包括第一襯層142B、第二襯層144B和埋入層146B。

第一襯層142B可以具有面對柵極150的子?xùn)艠O部分150S的表面和面對多個納米片N1、N2和N3中的至少一個的表面，并可以包括不包含氧的第一絕緣材料。

第二襯層144B可以與子?xùn)艠O部分150S和納米片N1、N2和N3間隔開而使第一襯層142B插設(shè)在其間，并可以包括與第一絕緣材料不同的第二絕緣材料。

埋入層146B可以填充由第二襯層142B限定的空間的至少一部分，并可以包括與第二絕緣材料不同的第三絕緣材料。

在某些實(shí)施方式中，第一襯層142B可以包括SiN、SiCN和SiBN之一，第二襯層144B和埋入層146B可以包括選自SiON、SiOCN和SiBCN的不同材料。

在某些實(shí)施方式中，構(gòu)成第一襯層142B的第一絕緣材料可以不包括氧，并且分別構(gòu)成第二襯層144B和埋入層146B的第二絕緣材料和第三絕緣材料可以具有在從約0至約50原子％的范圍內(nèi)的氧含量。

如圖2C所示，第二絕緣間隔物140C可以包括第一襯層142C、第二襯層144C、空氣間隔AS2和部分埋入層146C。

第一襯層142C可以具有面對柵極150的子?xùn)艠O部分150S的表面和面對多個納米片N1、N2和N3中的至少一個的表面，并可以包括不包含氧的第一絕緣材料。

第二襯層144C可以與子?xùn)艠O部分150S和納米片N1、N2和N3間隔開而使第一襯層142C插設(shè)在其間，并可以包括與第一絕緣材料不同的第二絕緣材料。

空氣間隔AS2可以由第二襯層144C部分地限定。

部分埋入層146C與第二襯層144C一起可以限定空氣間隔AS2。

在某些實(shí)施方式中，第一襯層142C可以包括SiN、SiCN和SiBN之一，第二襯層144C和部分埋入層146C可以包括選自SiON、SiOCN和SiBCN的不同材料。

在某些實(shí)施方式中，構(gòu)成第一襯層142C的第一絕緣材料可以不包括氧，構(gòu)成第二襯層144C和部分埋入層146C的材料可以具有在從約0至約50原子％的范圍內(nèi)的氧含量。

參照圖1A至圖1C，柵極間絕緣層172和層間絕緣層174可以順序地形成在多個源極/漏極區(qū)域162上。柵極間絕緣層172和層間絕緣層174可以包括硅氮化物層，但是不限于此。

接觸插塞190可以連接到多個源極和漏極區(qū)域162中的每個。接觸插塞190可以穿過層間絕緣層174、柵極間絕緣層172和保護(hù)層138，并可以連接到多個源極和漏極區(qū)域162。金屬硅化物層162B可以設(shè)置在半導(dǎo)體層162A和接觸插塞190之間。接觸插塞190可以包括金屬、導(dǎo)電金屬氮化物或其組合。例如，接觸插塞190可以包括W、Cu、Al、Ti、Ta、TiN、TaN、其合金或其組合，但是不限于此。本發(fā)明構(gòu)思的實(shí)施方式不限于以上的材料。

以上參照圖1A至圖2C描述的集成電路器件100可以包括在形成于鰭型有源區(qū)域FA上的多個納米片N1、N2和N3之間的空間中接觸源極和漏極區(qū)域162的多個第二絕緣間隔物140。多個第二絕緣間隔物140可以形成為多層結(jié)構(gòu)或者可以形成為包括空氣間隔，因此可以減小柵極150的存在于多個納米片N1、N2和N3之間的空間中的子?xùn)艠O部分150S與源極和漏極區(qū)域162之間的電容，從而減小有效開關(guān)電容Ceff。

圖3是根據(jù)本發(fā)明構(gòu)思的另一些實(shí)施方式的集成電路器件200的截面圖。圖3所示的集成電路器件200可以具有與圖1A所示的平面布局圖中示出的相同的布局。圖3示出沿著圖1A的線X-X’剖取的截面圖，相同的附圖標(biāo)記用于表示與圖1A至圖2C中的相同的元件，并省略其詳細(xì)描述。

圖3所示的集成電路器件200可以大體具有與圖1A至圖1C所示的集成電路器件100相同的構(gòu)造，除了集成電路器件200可以不包括圖1B所示的緩沖半導(dǎo)體層106之外。在集成電路器件200中，子?xùn)艠O部分150S也可以不僅形成在多個納米片N1、N2和N3之間的空間中，而且可以形成在鰭型有源區(qū)域FA和納米片N1之間的空間中。多個第二絕緣間隔物140和多個第二絕緣間隔物240可以包括形成在多個納米片N1、N2和N3之間的空間中的多個第二絕緣間隔物140以及形成在鰭型有源區(qū)域FA和納米片N1之間的空間中與源極和漏極區(qū)域162接觸的第二絕緣間隔物240。第二絕緣間隔物140和240可以設(shè)置在鰭型有源區(qū)域FA的上表面104和多個納米片N1、N2和N3之間的空間中且在子?xùn)艠O部分150S與源極和漏極區(qū)域162之間。第二絕緣間隔物140和240可以覆蓋多個子?xùn)艠O部分150S的側(cè)壁。第二絕緣間隔物140和240當(dāng)中的最靠近基板102的第二絕緣間隔物240的厚度可以大于其它第二絕緣間隔物140的厚度。第二絕緣間隔物240的更詳細(xì)的構(gòu)造總體上與參照圖1A至圖2C描述的第二絕緣間隔物140的構(gòu)造相同。

圖4A至圖4C是通過放大與圖3所示的區(qū)域IV對應(yīng)的部分的各種多層結(jié)構(gòu)的第二絕緣間隔物140A、140B、140C、240A、240B和240C的構(gòu)造的截面圖，該各種多層結(jié)構(gòu)的第二絕緣間隔物140A、140B、140C、240A、240B和240C可以用作根據(jù)另一些實(shí)施方式的集成電路器件200的第二絕緣間隔物140和240。在圖4A至圖4C中，相同的附圖標(biāo)記用于表示圖1A至圖3中相同的元件，并省略其詳細(xì)描述。

圖4A的第二絕緣間隔物240A可以包括第一襯層242A、第二襯層244A和空氣間隔AS21。

第一襯層242A可以具有面對柵極150的多個子?xùn)艠O部分150S當(dāng)中的最靠近鰭型有源區(qū)域FA的子?xùn)艠O部分150S的表面、面對多個納米片N1、N2和N3當(dāng)中的最靠近鰭型有源區(qū)域FA的納米片N1的表面、以及面對鰭型有源區(qū)域FA的表面，并可以包括不包含氧的第一絕緣材料。

第二襯層244A可以與鰭型有源區(qū)域FA、子?xùn)艠O部分150S和納米片N1間隔開而使第一襯層242A插設(shè)在其間，并可以包括與第一絕緣材料不同的第二絕緣材料。

空氣間隔AS21可以由第二襯層244A限定。

第一襯層242A和第二襯層244A的更詳細(xì)的描述總體上與參照圖2A關(guān)于第一襯層142A和第二襯層144A描述的相同。

圖4B的第二絕緣間隔物240B可以包括第一襯層242B、第二襯層244B和埋入層246B。

第一襯層242B可以具有面對柵極150的多個子?xùn)艠O部分150S當(dāng)中的最靠近鰭型有源區(qū)域FA的子?xùn)艠O部分150S的表面、面對多個納米片N1、N2和N3當(dāng)中的最靠近鰭型有源區(qū)域FA的納米片N1的表面、以及面對鰭型有源區(qū)域FA的表面，并可以包括不包含氧的第一絕緣材料。

第二襯層244B可以與鰭型有源區(qū)域FA、子?xùn)艠O部分150S和納米片N1間隔開而使第一襯層242B插設(shè)在其間，并可以包括與第一絕緣材料不同的第二絕緣材料。

埋入層246B可以填充由第二襯層242B限定的空間的至少一部分，并可以包括與第二絕緣材料不同的第三絕緣材料。

第一襯層242B、第二襯層244B和埋入層246B的更詳細(xì)的描述與參照圖2B關(guān)于第一襯層142b、第二襯層144B和埋入層146B所描述的總體上相同。

圖4C的第二絕緣間隔物240C可以包括第一襯層242C、第二襯層244C、空氣間隔AS22和部分埋入層246C。

第一襯層242C可以具有面對柵極150的多個子?xùn)艠O部分150S當(dāng)中的最靠近鰭型有源區(qū)域FA的子?xùn)艠O部分150S的表面、面對多個納米片N1、N2和N3當(dāng)中的最靠近鰭型有源區(qū)域FA的納米片N1的表面、以及面對鰭型有源區(qū)域FA的表面，并可以包括不包含氧的第一絕緣材料。

第二襯層244C可以與鰭型有源區(qū)域FA、子?xùn)艠O部分150S和納米片N1間隔開而使第一襯層242C插設(shè)在其間，并可以包括與第一絕緣材料不同的第二絕緣材料。

空氣間隔AS22可以由第二襯層244C部分地限定。

部分埋入層246C與第二襯層244C一起可以限定空氣間隔AS22。

第一襯層242C、第二襯層244c、空氣間隔AS22和部分埋入層246C的更詳細(xì)的描述與參照圖2C關(guān)于第一襯層142C、第二襯層144C、空氣間隔AS2和部分埋入層146C所描述的總體上相同。

以上參照圖3至圖4C描述的集成電路器件200可以包括接觸源極和漏極區(qū)域162的多個第二絕緣間隔物140和240，該多個第二絕緣間隔物140和240不僅在多個納米片N1、N2和N3之間的空間中而且在鰭型有源區(qū)域FA和納米片N1之間的空間中。多個第二絕緣間隔物140和240的每個可以形成為多層結(jié)構(gòu)，或者多個第二絕緣間隔物140和240中的一些可以配置為空氣間隔，因此可以減小柵極150的存在于鰭型有源區(qū)域FA和多個納米片N1、N2和N3之間的空間中的子?xùn)艠O部分150S與源極和漏極區(qū)域162之間的電容，從而減小有效開關(guān)電容Ceff。

圖5至圖26是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的基于工藝順序的制造集成電路器件100方法的截面圖。制造圖1A至圖1C所示的集成電路器件100的方法將參照圖5至圖26描述。在圖5至圖26中，圖5、6A、7A、8A、9A、10A、11A、12至14、15A、16A和17至26是與沿著圖1A的線X-X'剖取的截面對應(yīng)的部分的截面圖，圖6B、7B、8B、9B、10B和11B是與沿著圖1A的線Y-Y'剖取的截面對應(yīng)的部分的截面圖。在圖5至圖26中，相同的附圖標(biāo)記用于表示與圖1A至圖2C中相同的元件，并省略其詳細(xì)描述。

參照圖5，多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS可以交替地堆疊在基板102上。

多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS可以包括不同的半導(dǎo)體材料。在某些實(shí)施方式中，多個犧牲半導(dǎo)體層106S可以包括SiGe，并且多個納米片半導(dǎo)體層NS可以包括Si，但是本發(fā)明構(gòu)思的實(shí)施方式不限于此。

多個犧牲半導(dǎo)體層106S當(dāng)中的最靠近基板102的犧牲半導(dǎo)體層106S的厚度可以大于其它犧牲半導(dǎo)體層106S的厚度，但是不限于此。例如，犧牲半導(dǎo)體層106S可以具有相同的厚度。

參照圖6A和圖6B，掩模圖案MP可以形成在多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)上。

掩模圖案MP可以包括彼此平行地在一個方向(X方向)上延伸的多個線圖案。

掩模圖案MP可以包括焊盤氧化物層圖案512和硬掩模圖案514。硬掩模圖案514可以包括硅氮化物、多晶硅、旋涂硬掩模(SOH)材料或其組合，但是不限于此。在某些實(shí)施方式中，SOH材料可以包括具有相對于SOH材料的總重量的在從約85w％至約99w％的范圍內(nèi)的相對高的碳含量的碳?xì)浠衔锘蚱溲苌铩?/p>

參照圖7A和圖7B，犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)可以通過采用掩模圖案MP作為蝕刻掩模而形成，并且多個第一溝槽T1可以通過蝕刻基板102的一部分而形成。結(jié)果，可以形成由多個第一溝槽T1限定的多個鰭型有源區(qū)域FA。

在形成多個鰭型有源區(qū)域FA之后，犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)可以保留在多個鰭型有源區(qū)域FA上。

參照圖8A和圖8B，包括絕緣襯層114A和間隙填充絕緣層114B的STI層114可以形成在多個第一溝槽T1中。

參照圖9A和圖9B，限定器件區(qū)域DR(見圖1A)的第二溝槽T2可以通過從由多個鰭型有源區(qū)域FA和STI層114形成的所得結(jié)構(gòu)蝕刻部分結(jié)構(gòu)而形成，并且器件隔離層116可以形成在第二溝槽T2中。

參照圖10A和圖10B，保留在多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)上的掩模圖案MP可以被去除，并且可以執(zhí)行凹陷工藝以去除STI層114和器件隔離層116的等于其部分厚度的上部。

凹陷工藝可以對STI層114和器件隔離層116的每個的上表面進(jìn)行至與鰭型有源區(qū)域FA的上表面104的水平面大致相同或類似。結(jié)果，可以暴露存在于多個鰭型有源區(qū)域FA上的犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)的側(cè)壁。

干蝕刻、濕蝕刻或干蝕刻和濕蝕刻的組合可以用于進(jìn)行凹陷工藝。

在某些實(shí)施方式中，在去除掩模圖案MP之后，在執(zhí)行凹陷工藝以去除STI層114的上部和器件隔離層116的上部之前，用于調(diào)整閾值電壓而注入雜質(zhì)離子的雜質(zhì)離子注入工藝可以對多個納米片半導(dǎo)體層NS的上部和多個鰭型有源區(qū)域FA的上部進(jìn)行。在某些實(shí)施方式中，在用于調(diào)整閾值電壓而注入雜質(zhì)離子的雜質(zhì)離子注入工藝期間，硼(B)離子可以作為雜質(zhì)注入到其中形成NMOS晶體管的區(qū)域中，并且磷(P)或砷(As)離子可以作為雜質(zhì)注入到其中形成PMOS晶體管的區(qū)域中。

參照圖11A和圖11B，延伸跨過多個鰭型有源區(qū)域FA的多個虛設(shè)柵極結(jié)構(gòu)DGS可以形成在多個鰭型有源區(qū)域FA上。

虛設(shè)柵極結(jié)構(gòu)DGS可以具有其中氧化物層D152、虛設(shè)柵極層D154和覆蓋層D156被順序堆疊的結(jié)構(gòu)。在形成虛設(shè)柵極結(jié)構(gòu)DGS的示例中，氧化物層D152、虛設(shè)柵極層D154和覆蓋層D156可以順序地形成以分別覆蓋多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS(覆蓋多個鰭型有源區(qū)域FA)的堆疊結(jié)構(gòu)的暴露表面、STI層114的上表面和器件隔離層116的上表面，然后被圖案化，因此氧化物層D152、虛設(shè)柵極層D154和覆蓋層D156可以僅保留在需要的地方。虛設(shè)柵極結(jié)構(gòu)DGS可以形成為具有與圖1A所示的柵極150的平面形狀對應(yīng)的平面形狀。

在某些實(shí)施方式中，虛設(shè)柵極層D154可以包括多晶硅，并且覆蓋層D156可以包括硅氮化物層，但是本發(fā)明構(gòu)思的實(shí)施方式不限于此。

參照圖12，絕緣襯層134可以形成為覆蓋虛設(shè)柵極結(jié)構(gòu)DGS的暴露表面、多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)的暴露表面、以及STI層114和器件隔離層116的每個的上表面。

在某些實(shí)施方式中，絕緣襯層134可以包括硅氮化物層。

在某些實(shí)施方式中，在形成絕緣襯層134之后，暈環(huán)注入?yún)^(qū)域(halo implantation region)可以通過在多個納米片半導(dǎo)體層NS中注入雜質(zhì)離子而形成在多個納米片半導(dǎo)體層NS中。為了形成暈環(huán)注入?yún)^(qū)域，硼(B)離子可以作為雜質(zhì)被注入到其中形成NMOS晶體管的區(qū)域中，磷(P)或砷(As)離子可以作為雜質(zhì)被注入到其中形成PMOS晶體管的區(qū)域中。

參照圖13，可以形成覆蓋虛設(shè)柵極結(jié)構(gòu)DGS的兩個側(cè)壁的第一絕緣間隔物136，多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)的一部分可以采用虛設(shè)柵極結(jié)構(gòu)DGS和第一絕緣間隔物136作為蝕刻掩模通過蝕刻而去除，并且包括多個納米片N1、N2和N3的多個納米片堆疊結(jié)構(gòu)NSS可以由多個納米片半導(dǎo)體層NS形成。

為了形成第一絕緣間隔物136，在包括硅氮化物層的間隔物層可以形成在圖12的其中形成絕緣襯層134的所得結(jié)構(gòu)上之后，第一絕緣間隔物136可以通過再次回蝕刻該間隔物層而保留。

當(dāng)蝕刻多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)時，蝕刻工藝可以利用多個犧牲半導(dǎo)體層106S當(dāng)中的最下層的犧牲半導(dǎo)體層106S被暴露的時刻作為蝕刻結(jié)束時刻而進(jìn)行。因此，在形成多個納米片堆疊結(jié)構(gòu)NSS之后，覆蓋鰭型有源區(qū)域FA的犧牲半導(dǎo)體層106S可以暴露在多個納米片堆疊結(jié)構(gòu)NSS之間。在形成多個納米片堆疊結(jié)構(gòu)NSS之后，犧牲半導(dǎo)體層106S可以保留在鰭型有源區(qū)域FA和多個納米片堆疊結(jié)構(gòu)NSS之間以及在多個納米片N1、N2和N3之間。

參照圖14，通過去除暴露在多個納米片堆疊結(jié)構(gòu)NSS的每個的兩側(cè)處的多個犧牲半導(dǎo)體層106S的某些，各向同性蝕刻工藝可以用于形成多個納米片N1、N2和N3之間的凹陷區(qū)域106R。

在形成凹陷區(qū)域106R期間，覆蓋鰭型有源區(qū)域FA的最下面的犧牲半導(dǎo)體層106S的暴露部分的上表面的一部分可以在多個納米片N1、N2和N3之間去除。

在某些實(shí)施方式中，用于形成凹陷區(qū)域106R的各向同性蝕刻工藝可以通過濕蝕刻工藝進(jìn)行，該濕蝕刻工藝?yán)枚鄠€犧牲半導(dǎo)體層106S和多個納米片堆疊結(jié)構(gòu)NSS之間的蝕刻選擇性上的差異。

參照圖15A，可以形成包括多個第二絕緣間隔物140的絕緣結(jié)構(gòu)140L，多個第二絕緣間隔物140填充多個納米片堆疊結(jié)構(gòu)NSS之間形成的凹陷區(qū)域106R(見圖14)。

在某些實(shí)施方式中，絕緣結(jié)構(gòu)140L可以包括多個絕緣層。

圖15B至圖15D是通過放大與圖15A的區(qū)域P1對應(yīng)的部分的各種絕緣結(jié)構(gòu)140L1、140L2和140L3的截面圖，該各種絕緣結(jié)構(gòu)140L1、140L2和140L3可用作包括多個第二絕緣間隔物140的絕緣結(jié)構(gòu)140L。

在某些實(shí)施方式中，為了形成圖15A所示的包括第二絕緣間隔物140的絕緣結(jié)構(gòu)140L，可以形成圖15B所示的包括第二絕緣間隔物140A的絕緣結(jié)構(gòu)140L1。

絕緣結(jié)構(gòu)140L1可以包括從凹陷區(qū)域106R(見圖14)的內(nèi)側(cè)壁順序形成的第一襯層142A和第二襯層144A。絕緣結(jié)構(gòu)140L1還可以包括在凹陷區(qū)域106R中的由第二襯層144A限定的空氣間隔AS1。

為了形成第一襯層142A和第二襯層144A，可以采用ALD工藝、CVD工藝、氧化工藝或其組合。為了在凹陷區(qū)域106R中形成由第二襯層144A限定的空氣間隔AS1，在用于形成第二襯層144A的沉積工藝期間可以控制臺階覆蓋特性。第二襯層144A可以形成為包括在多個納米片堆疊結(jié)構(gòu)NSS之間的接觸第一襯層142A的部分以及在多個納米片堆疊結(jié)構(gòu)NSS之間的與第一襯層142A間隔開且在其間具有空氣間隔AS1的部分。

第一襯層142A和第二襯層144A的更詳細(xì)的描述與以上參照圖2A描述的相同。

在某些其它的實(shí)施方式中，為了形成圖15A所示的包括第二絕緣間隔物140的絕緣結(jié)構(gòu)140L，可以形成圖15C所示的包括第二絕緣間隔物140B的絕緣結(jié)構(gòu)140L2。

絕緣結(jié)構(gòu)140L2可以包括從凹陷區(qū)域106R(見圖14)的內(nèi)側(cè)壁順序形成的第一襯層142B、第二襯層144B和埋入層146B。第一襯層142B、第二襯層144B和埋入層146B可以包括不同的材料。

為了形成第一襯層142B、第二襯層144B和埋入層146B，可以采用ALD工藝、CVD工藝、氧化工藝或其組合。

第一襯層142B、第二襯層144B和埋入層146B的更詳細(xì)的描述與以上參照圖2B描述的相同。

在某些其它的實(shí)施方式中，為了形成圖15A所示的包括第二絕緣間隔物140的絕緣結(jié)構(gòu)140L，可以形成圖15D所示的包括第二絕緣間隔物140C的絕緣結(jié)構(gòu)140L3。

絕緣結(jié)構(gòu)140L3可以包括從凹陷區(qū)域106R(見圖14)的內(nèi)側(cè)壁順序形成的第一襯層142C、第二襯層144C和部分埋入層146C。絕緣結(jié)構(gòu)140L3還可以包括在凹陷區(qū)域106R中的由第二襯層144C和部分埋入層146C限定的空氣間隔AS2。

為了形成第一襯層142C、第二襯層144C和部分埋入層146C，可以采用ALD工藝、CVD工藝、氧化工藝或其組合。

在形成空氣間隔AS2的示例中，在用于形成部分埋入層146C的沉積工藝期間可以控制臺階覆蓋特性，使得空氣間隔AS2可以保留在凹陷區(qū)域106R中。

第一襯層142C、第二襯層144C和部分埋入層146C的更詳細(xì)的描述與以上參照圖2C描述的相同。

參照圖16A，填充凹陷區(qū)域106R的第二絕緣間隔物140可以通過去除絕緣結(jié)構(gòu)140L(見圖15A)在凹陷區(qū)域106R(見圖14)之外的部分而保留。

圖16B至圖16D是通過放大與圖16A的區(qū)域P2對應(yīng)的部分在去除絕緣結(jié)構(gòu)140L在凹陷區(qū)域106R(見圖14)之外的部分之后獲得的各種構(gòu)造的截面圖。

在某些實(shí)施方式中，如圖16B所示，在去除絕緣結(jié)構(gòu)140L在凹陷區(qū)域106R(見圖14)之外的部分之后保留在凹陷區(qū)域106R(見圖14)中的第二絕緣間隔物140A可以包括第一襯層142A和第二襯層144A。第二絕緣間隔物140A還可以包括由第一襯層142A和第二襯層144A限定的空氣間隔AS1。

在某些實(shí)施方式中，如圖16C所示，在去除絕緣結(jié)構(gòu)140L在凹陷區(qū)域106R(見圖14)之外的部分之后保留在凹陷區(qū)域106R(見圖14)中的第二絕緣間隔物140B可以包括第一襯層142B、第二襯層144B和埋入層146B。

在某些實(shí)施方式中，如圖16D所示，在去除絕緣結(jié)構(gòu)140L在凹陷區(qū)域106R(見圖14)之外的部分之后保留在凹陷區(qū)域106R(見圖14)中的第二絕緣間隔物140C可以包括第一襯層142C、第二襯層144C和部分埋入層146C。第二絕緣間隔物140C還可以包括由第二襯層144C和部分埋入層146C限定的空氣間隔AS2。

參照圖16A，在去除圖15A所示的絕緣結(jié)構(gòu)140L在凹陷區(qū)域106R(見圖14)之外的部分之后，可以暴露納米片N1、N2和N3的兩個側(cè)壁、多個第二絕緣間隔物140和多個犧牲半導(dǎo)體層106S當(dāng)中的最下層的犧牲半導(dǎo)體層106S。

參照圖17，納米片N1、N2和N3的暴露側(cè)壁和多個犧牲半導(dǎo)體層106S當(dāng)中的最下層的犧牲半導(dǎo)體層106S的暴露表面可以暴露在清潔環(huán)境148中，因此自然氧化物層可以從暴露的兩個側(cè)壁和暴露的表面去除。

在某些實(shí)施方式中，采用濕清潔工藝的第一清潔工藝、采用SiCoNi^TM蝕刻工藝的第二清潔工藝或其組合可以用作清潔環(huán)境148。在濕清潔工藝期間，可以采用DHF(稀釋的HF)、NH₄OH、TMAH(氫氧化四甲基銨)、KOH(氫氧化鉀)溶液等。SiCoNi^TM蝕刻工藝可以采用氨NH₃的氫源和三氟化氮NF₃的氟源進(jìn)行。

在用于去除自然氧化層的清潔工藝期間，構(gòu)成第二絕緣間隔物140的絕緣層(具體地，暴露到清潔環(huán)境148的絕緣層)可以配置為相對于清潔環(huán)境148具有耐蝕刻性的材料，因此第二絕緣間隔物140可以在清潔環(huán)境148下去除自然氧化物層期間不損耗。構(gòu)成第二絕緣間隔物140的適當(dāng)絕緣材料的更多細(xì)節(jié)與參照圖2A至圖2C描述的相同。

參照圖18，用于形成源極和漏極區(qū)域162(見圖1B)的半導(dǎo)體層162A可以通過從多個納米片N1、N2和N3的從其去除自然氧化物層的兩個暴露的側(cè)壁外延生長半導(dǎo)體材料而形成。

如以上參照圖1A至圖1C所述的，第一絕緣間隔物136可以包括在其表面上無法進(jìn)行半導(dǎo)體原子的引晶和外延生長的絕緣層，并且第二絕緣間隔物140可以包括在其表面的至少一部分上可以進(jìn)行半導(dǎo)體原子的引晶和外延生長的絕緣層，因此用于形成半導(dǎo)體層162A的外延生長工藝不僅可以在多個納米片N1、N2和N3的暴露的兩個側(cè)壁上而且可以在第二絕緣間隔物140的表面上進(jìn)行，從而促進(jìn)半導(dǎo)體層162A的形成并形成具有良好特性而沒有空隙的半導(dǎo)體層162A。

參照圖19，可以形成保護(hù)層138，保護(hù)層138覆蓋其中形成半導(dǎo)體層162A的所得結(jié)構(gòu)。

在某些實(shí)施方式中，保護(hù)層138可以包括硅氮化物層。為了形成保護(hù)層138，可以采用ALD工藝或CVD工藝。

參照圖20，在柵極間絕緣層172形成在保護(hù)層138上之后，覆蓋層D156的上表面可以通過平坦化柵極間絕緣層172而暴露。

參照圖21，覆蓋虛設(shè)柵極層D154的上表面的覆蓋層D156(見圖20)、圍繞覆蓋層D156的絕緣襯層134、第一絕緣間隔物136和保護(hù)層138可以被回蝕刻，并且柵極間絕緣層172的上部可以被拋光至等于其部分厚度的深度，使得柵極間絕緣層172的上表面可以位于與虛設(shè)柵極層D154的上表面的水平面大致相同的水平面。

參照圖22，可以去除通過柵極間絕緣層172暴露的虛設(shè)柵極層D154以及存在于虛設(shè)柵極層D154之下的氧化物層D152，使得納米片N3可以通過柵極間隔GS暴露。

參照圖23，可以去除多個犧牲半導(dǎo)體層106S的保留在鰭型有源區(qū)域FA上的部分，使得多個納米片N1、N2和N3和鰭型有源區(qū)域FA的上表面104可以通過柵極間隔GS部分地暴露。

多個犧牲半導(dǎo)體層106S當(dāng)中的最下層的犧牲半導(dǎo)體層106S可以不被完全去除，使得犧牲半導(dǎo)體層106S的一部分可以在第二絕緣間隔物140的下部保留在鰭型有源區(qū)域FA上。犧牲半導(dǎo)體層106S的保留在鰭型有源區(qū)域FA上的部分可以構(gòu)成緩沖半導(dǎo)體層106。

參照圖24，在從多個納米片N1、N2和N3和鰭型有源區(qū)域FA的暴露表面去除自然氧化物層之后，柵極介電層145可以形成在由柵極間隔GS(見圖23)暴露的表面上，并且覆蓋柵極間絕緣層172的柵極形成導(dǎo)電層150L可以在填充柵極間隔GS時形成在柵極介電層145上。

參照圖25，可以去除柵極形成導(dǎo)電層150L(見圖24)的上表面的一部分直到暴露柵極間絕緣層172的上表面，并且可以形成填充柵極間隔GS的柵極150。

柵極150可以包括：主柵極部分150M，覆蓋包括多個納米片N1、N2和N3的納米片堆疊結(jié)構(gòu)NSS的上表面；以及多個子?xùn)艠O部分150S，連接到主柵極部分150M并形成在多個納米片N1、N2和N3之間的空間中。

參照圖26，在形成覆蓋柵極150和柵極間絕緣層172的層間絕緣層174之后，層間絕緣層174和柵極間絕緣層172可以被部分地蝕刻，從而可以形成暴露多個半導(dǎo)體層162A的多個接觸孔190H。之后，金屬硅化物層162B可以形成在多個半導(dǎo)體層162A的通過多個接觸孔190H暴露的上表面上，并且可以形成通過金屬硅化物層162B分別連接到半導(dǎo)體層162A的多個接觸插塞190，因此可以形成圖1A至圖1C所示的集成電路器件100。

以上參照圖5至圖26描述的制造集成電路器件100的方法可以用于形成集成電路器件100，該集成電路器件100在多個納米片N1、N2和N3之間的空間中包括接觸源極和漏極區(qū)域162的多個第二絕緣間隔物140。具體地，多個第二絕緣間隔物140可以每個形成為多層結(jié)構(gòu)，或者多個第二絕緣間隔物140可以根據(jù)需要形成為包括空氣間隔。因此，可以減小柵極150的子?xùn)艠O部分150S與源極和漏極區(qū)域162的半導(dǎo)體層162A之間的電容，從而容易實(shí)現(xiàn)可減小有效開關(guān)電容Ceff的結(jié)構(gòu)。

圖27至圖31是示出根據(jù)本發(fā)明構(gòu)思的另一些實(shí)施方式的基于工藝順序的制造集成電路器件200的方法的截面圖?，F(xiàn)在將參照圖27至圖31描述制造圖3所示的集成電路器件200的方法。在圖27至圖31中，圖27、28、29A、30A和31是與沿著圖3的線X-X'剖取的截面對應(yīng)的部分的截面圖。在圖27至圖31中，相同的附圖標(biāo)記用于表示圖1A至圖26中的相同的元件，并省略其詳細(xì)描述。

參照圖27，可以進(jìn)行參照圖5至圖13描述的工藝以在鰭型有源區(qū)域FA上形成包括多個納米片N1、N2和N3的多個納米片堆疊結(jié)構(gòu)NSS。

然而，與參照圖13描述的不同，在本示例中，當(dāng)蝕刻多個犧牲半導(dǎo)體層106S和多個納米片半導(dǎo)體層NS的堆疊結(jié)構(gòu)時，可以進(jìn)行蝕刻工藝直到暴露鰭型有源區(qū)域FA的上表面。因此，在形成多個納米片堆疊結(jié)構(gòu)NSS之后，鰭型有源區(qū)域FA可以暴露在多個納米片堆疊結(jié)構(gòu)NSS之間。

參照圖28，以與以上參照圖14描述的相同的方式，可以去除暴露在多個納米片堆疊結(jié)構(gòu)NSS的每個的兩側(cè)的多個犧牲半導(dǎo)體層106S的某些，因此凹陷區(qū)域106R可以形成在多個納米片堆疊結(jié)構(gòu)NSS之間。然而，在本示例中，額外凹陷區(qū)域106R可以形成在多個納米片堆疊結(jié)構(gòu)NSS中的最下層的納米片N1和鰭型有源區(qū)域FA之間。

參照圖29A，以與參照圖15A描述的類似的方式，可以形成包括填充凹陷區(qū)域106R(見圖28)的多個第二絕緣間隔物140和240的絕緣結(jié)構(gòu)140L。形成在最下層的納米片N1和鰭型有源區(qū)域FA之間的凹陷區(qū)域106R中的第二絕緣間隔物240的厚度可以大于形成在多個納米片N1、N2和N3之間的凹陷區(qū)域106R中的第二絕緣間隔物140的厚度。

圖29B至圖29D是通過放大與圖29A的區(qū)域P3對應(yīng)的部分的各種絕緣結(jié)構(gòu)140L1、140L2和140L3的截面圖，該各種絕緣結(jié)構(gòu)140L1、140L2和140L3可以用作包括多個第二絕緣間隔物140和240的絕緣結(jié)構(gòu)140L。

在某些實(shí)施方式中，為了形成圖29A所示的包括第二絕緣間隔物140和240的絕緣結(jié)構(gòu)140L，以與參照圖15B描述的類似的方式，可以形成圖29B所示的包括第二絕緣間隔物140A和240A的絕緣結(jié)構(gòu)140L1。

絕緣結(jié)構(gòu)140L1可以形成為在多個納米片N1、N2和N3之間的空間以及在鰭型有源區(qū)域FA的上表面和多個納米片N1、N2和N3當(dāng)中的最下層的納米片N1之間的空間中包括空氣間隔AS1。在絕緣結(jié)構(gòu)140L1中，形成在多個納米片N1、N2和N3當(dāng)中的最下層的納米片N1和鰭型有源區(qū)域FA之間的凹陷區(qū)域106R(見圖28)中的第二絕緣間隔物240A可以具有與多個納米片N1、N2和N3之間的第二絕緣間隔物140A總體上相同的構(gòu)造。然而，第二絕緣間隔物240A的厚度可以大于第二絕緣間隔物140A的厚度。

在某些其它的實(shí)施方式中，為了形成圖29A所示的包括第二絕緣間隔物140和240的絕緣結(jié)構(gòu)140L，以與參照圖15C描述的類似的方式，可以形成圖29C所示的包括第二絕緣間隔物140B和240B的絕緣結(jié)構(gòu)140L2。在絕緣結(jié)構(gòu)140L2中，形成在多個納米片N1、N2和N3當(dāng)中的最下層的納米片N1和鰭型有源區(qū)域FA之間的凹陷區(qū)域106R(見圖28)中的第二絕緣間隔物240B可以具有與多個納米片N1、N2和N3之間的第二絕緣間隔物140B總體上相同的構(gòu)造。然而，第二絕緣間隔物240B的厚度可以大于第二絕緣間隔物140B的厚度。

在某些其它的實(shí)施方式中，為了形成圖29A所示的包括第二絕緣間隔物140和240的絕緣結(jié)構(gòu)140L，以與參照圖15D描述的類似的方式，可以形成圖29D所示的包括第二絕緣間隔物140C和240C的絕緣結(jié)構(gòu)140L3。

絕緣結(jié)構(gòu)140L3可以形成為在多個納米片N1、N2和N3之間的空間以及在鰭型有源區(qū)域FA的上表面和多個納米片N1、N2和N3當(dāng)中的最下層的納米片N1之間的空間中包括空氣間隔AS2。在絕緣結(jié)構(gòu)140L3中，形成在多個納米片N1、N2和N3當(dāng)中的最下層的納米片N1和鰭型有源區(qū)域FA之間的凹陷區(qū)域106R(見圖28)中的第二絕緣間隔物240C可以具有與多個納米片N1、N2和N3之間的第二絕緣間隔物140C總體上相同的構(gòu)造。然而，第二絕緣間隔物240C的厚度可以大于第二絕緣間隔物140C的厚度。

參照圖30A，以與參照圖16A描述的類似的方式，填充凹陷區(qū)域106R的第二絕緣間隔物140和240可以通過去除絕緣結(jié)構(gòu)140L(見圖29A)在凹陷區(qū)域106R(見圖28)之外的部分而保留。

圖30B至圖30D是通過放大與圖30A的區(qū)域P4對應(yīng)的部分在去除絕緣結(jié)構(gòu)140L在凹陷區(qū)域106R(見圖28)之外的部分之后獲得的各種構(gòu)造的截面圖。

參照圖30B至圖30D，第二絕緣間隔物140A、140B和140C可以形成在多個納米片N1、N2和N3之間的凹陷區(qū)域106R(見圖28)中，并且第二絕緣間隔物240A、240B和240C可以形成在多個納米片N1、N2和N3當(dāng)中的最下層的納米片N1和鰭型有源區(qū)域FA之間的凹陷區(qū)域106R(見圖28)中。

參照圖31，可以在圖30A的所得結(jié)構(gòu)上進(jìn)行參照圖17至圖26描述的工藝，因此可以形成集成電路器件200。

以上參照圖27至圖31描述的制造集成電路器件200的方法可以用于形成集成電路器件200，該集成電路器件200包括在多個納米片N1、N2和N3之間的空間以及在多個納米片N1、N2和N3當(dāng)中的最下層的納米片N1和鰭型有源區(qū)域FA之間的空間中的接觸源極和漏極區(qū)域162的多個第二絕緣間隔物140和240。具體地，多個第二絕緣間隔物140和240的每個可以形成為多層結(jié)構(gòu)，或者多個第二絕緣間隔物140和240可以形成為包括空氣間隔，如果需要。因此，可以減小柵極150的子?xùn)艠O部分150S與源極和漏極區(qū)域162之間的電容，從而實(shí)現(xiàn)用于減小有效開關(guān)電容Ceff的結(jié)構(gòu)。

盡管以上參照圖5至圖31描述了制造圖1A至圖1C所示的集成電路器件100和圖3所示的集成電路器件200的方法，但是本領(lǐng)域普通技術(shù)人員將理解，具有與集成電路器件100和200類似的結(jié)構(gòu)的各種集成電路器件可以通過在本發(fā)明構(gòu)思的范圍內(nèi)的各種修改和變化來制造。

參照圖1A至圖31描述了包括晶體管的集成電路器件以及制造該集成電路器件的方法，該晶體管具有形成在三維結(jié)構(gòu)的鰭型有源區(qū)域上的納米片溝道區(qū)域，但是本發(fā)明構(gòu)思的實(shí)施方式不限于此。例如，本領(lǐng)域普通技術(shù)人員將理解，包括具有本發(fā)明構(gòu)思的實(shí)施方式的特性的平面MOSFET的集成電路器件以及制造該集成電路器件的方法可以通過在本發(fā)明構(gòu)思的范圍內(nèi)的各種修改和變化來提供。

圖32是根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的電子裝置1000的方框圖。

參照圖32，電子裝置1000可以包括邏輯區(qū)域1010和存儲器區(qū)域1020。

邏輯區(qū)域1010可以包括各種邏輯單元，該各種邏輯單元包括多個電路元件(例如晶體管、寄存器等)作為執(zhí)行期望的邏輯功能的標(biāo)準(zhǔn)單元，例如計數(shù)器、緩沖器等。邏輯單元可以配置為實(shí)現(xiàn)這樣的邏輯功能，例如AND、NAND、OR、NOR、XOR(異或)、XNOR(異或非)、INV(反相器)、ADD(加法器)、BUF(緩沖器)、DLY(延遲)、FILL(過濾器)、多路復(fù)用器(MXT/MXIT)、OAI(OR/AND/INVERTER)、AO(AND/OR)、AOI(AND/OR/INVERTER)、D觸發(fā)器、復(fù)位觸發(fā)器、主從觸發(fā)器、鎖存等。然而，根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的邏輯單元不限于以上的示例。

存儲器區(qū)域1020可以包括SRAM、DRAM、MRAM、RRAM和PRAM中的至少一個。

邏輯區(qū)域1010和存儲器區(qū)域1020可以分別包括圖1A至圖4C所示的集成電路器件100和200以及在本發(fā)明構(gòu)思的范圍內(nèi)具有從以上集成電路器件100和200修改和變化的各種結(jié)構(gòu)的其它集成電路器件中的至少一個。

圖33是根據(jù)本發(fā)明構(gòu)思實(shí)施方式的電子系統(tǒng)2000的方框圖。

參照圖33，電子系統(tǒng)2000可以包括通過總線2050彼此連接的控制器2010、輸入/輸出(I/O)裝置2020、存儲器2030和接口2040。

控制器2010可以包括微處理器、數(shù)字信號處理器和其它類似的處理器中的至少一個。I/O裝置2020可以包括鍵區(qū)、鍵盤和顯示器中的至少一個。存儲器2030可以用于存儲由控制器2010執(zhí)行的指令。例如，存儲器2030可以用于存儲用戶數(shù)據(jù)。

電子系統(tǒng)2000可以用于配置無線通訊裝置或者能夠在無線通訊環(huán)境下發(fā)送和/或接收信息的裝置。接口2040可以包括無線接口以便通過電子系統(tǒng)2000中的無線通訊網(wǎng)絡(luò)發(fā)送/接收數(shù)據(jù)。接口2040可以包括天線和/或無線收發(fā)器。在某些實(shí)施方式中，電子系統(tǒng)2000可以用于第三代通訊系統(tǒng)的通訊接口協(xié)議，例如碼分多址(CDMA)、用于移動通訊的全球系統(tǒng)(GSM)、北美數(shù)字網(wǎng)絡(luò)(NADC)、擴(kuò)展型時分多址(E-TDMA)和/或?qū)拵Тa分多址(WCDMA)。電子系統(tǒng)2000可以包括圖1A至圖4C所示的集成電路器件100和200以及在本發(fā)明構(gòu)思的范圍內(nèi)具有從以上集成電路器件100和200修改和變化的各種結(jié)構(gòu)的其它集成電路器件中的至少一個。

盡管已經(jīng)參照本發(fā)明構(gòu)思的實(shí)施方式具體示出和描述了本發(fā)明構(gòu)思，但是將理解，可以在其中進(jìn)行形式和細(xì)節(jié)上的各種變化，而沒有脫離權(quán)利要求的精神和范圍。

本申請要求于2015年10月15日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請第10-2015-0144321號的權(quán)益，其公開內(nèi)容通過引用全部結(jié)合于此。