本發(fā)明涉及一種包括具有相同極性的晶體管的電路以及諸如包括上述電路的半導(dǎo)體顯示裝置等半導(dǎo)體裝置。

背景技術(shù)：

為了降低底板(電路板)的成本，作為諸如液晶顯示裝置、EL顯示裝置等半導(dǎo)體顯示裝置，與包括互補金屬氧化物半導(dǎo)體(CMOS)相比，更優(yōu)選包括具有相同極性的半導(dǎo)體。專利文獻(xiàn)1及專利文獻(xiàn)2公開了一種由具有相同極性的晶體管構(gòu)成用于半導(dǎo)體顯示裝置的驅(qū)動電路的諸如反相器、移位寄存器等各種電路的技術(shù)。

[參考文獻(xiàn)]

[專利文獻(xiàn)1]日本專利申請公開2001-325798號公報

[專利文獻(xiàn)2]日本專利申請公開2010-277652號公報

技術(shù)實現(xiàn)要素：

作為由非晶硅或氧化物半導(dǎo)體晶體管構(gòu)成的半導(dǎo)體顯示裝置，可以使用第五代(寬1200mm×長1300mm)或第五代之后的玻璃襯底。因此這種半導(dǎo)體裝置具有高生產(chǎn)率且低成本的優(yōu)點。但是，包括非晶硅或氧化物半導(dǎo)體晶體管通常具有相同極性并容易變?yōu)槌?dǎo)通(normally-on)。并且，由具有相同極性的晶體管構(gòu)成的電路有當(dāng)晶體管為常導(dǎo)通時功耗增大或者電位輸出的幅度變小等的問題。

例如，在專利文獻(xiàn)2的圖10所公開的電路中，晶體管Q2的源極端子的電位被固定為低電位VSS。如果晶體管Q2為常截止(normally-off)，當(dāng)晶體管Q2的柵極被施加低電位VSS時晶體管Q2截止。但是，當(dāng)晶體管Q2為常導(dǎo)通時，即使晶體管Q2的柵極被施加低電位VSS，相對于源極端子的柵極的電壓(柵電壓)仍高于晶體管Q2的閾值電壓。因此，晶體管Q2不是截止而是導(dǎo)通。

當(dāng)晶體管Q2在應(yīng)該為截止時導(dǎo)通時，無用的電流流過電路而導(dǎo)致消耗電流增大。再者，上述無用的電流使流過用來對電路供應(yīng)電位(例如，在專利文獻(xiàn)2的圖10的情況下，低電平的電位VSS或時鐘信號CLKA的高電平電位VDD及低電平電位VSS)的布線的電流增大。并且，上述布線的電阻使被供應(yīng)電位VDD的布線的電位降低，并使被供應(yīng)電位VSS的布線的電位上升。其結(jié)果，從電路輸出的電位的幅度小于電位VDD與電位VSS之間的電位差(理想的電位差)。

尤其是，在半導(dǎo)體顯示裝置的像素部中，當(dāng)對與多個像素連接的被稱為總線的布線(例如，掃描線或信號線)供應(yīng)從電路輸出的電位時，用來控制從電路輸出電位的晶體管(例如，專利文獻(xiàn)2的圖10中的晶體管Q2)需要具有較大的電流供給能力。因此，在很多情況下，將該晶體管的溝道寬度W設(shè)定為大于電路中的其他晶體管的溝道寬度W。晶體管的漏極電流與溝道寬度W成正比。因此，在將常導(dǎo)通晶體管的溝道寬度W設(shè)定為大的情況下，當(dāng)常導(dǎo)通晶體管應(yīng)該截止時，流過常導(dǎo)通晶體管的電流比其他晶體管的電流大。因此，流過電路的無用的電流增大而導(dǎo)致上述功耗增大或輸出的電位的幅度縮小等顯著地發(fā)生。

鑒于上述技術(shù)背景，本發(fā)明的目的之一是提供一種低功耗的半導(dǎo)體裝置。此外，本發(fā)明的目的之一是提供一種能夠防止輸出的電位的幅度變小的半導(dǎo)體裝置。

根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置是一種電路，該電路包括多個晶體管，并且通過使上述多個晶體管分別為導(dǎo)通或截止來選擇性地輸出高電位或低電位。在本發(fā)明的一個方式中，在多個晶體管中，通過不同布線對輸出側(cè)的晶體管的源極端子及對其他晶體管的源極端子供應(yīng)的電位。并且，當(dāng)用來將電位供應(yīng)給其他晶體管的源極端子的布線的電位通過上述其他晶體管供應(yīng)給輸出側(cè)晶體管的柵極時，輸出側(cè)晶體管截止。

上述結(jié)構(gòu)可以使輸出側(cè)晶體管的柵極與源極端子彼此電分離。因此，即使輸出側(cè)晶體管為常導(dǎo)通而使用來將電位供應(yīng)給輸出側(cè)晶體管的源極端子的布線的電位發(fā)生變化，用來將電位供應(yīng)給輸出側(cè)晶體管的柵極端子的布線的電位與上述變化無關(guān)。因此，當(dāng)因輸出側(cè)晶體管的漏極電流使輸出側(cè)晶體管的源極端子的電位發(fā)生變化時，可以使輸出側(cè)晶體管的柵電壓接近于閾值電壓，即，能夠進(jìn)行負(fù)反饋。因此，即使輸出側(cè)晶體管為常導(dǎo)通，該晶體管可以在應(yīng)該截止時截止。

在本發(fā)明的一個方式中，可以提供一種低功耗的由具有相同極性的晶體管構(gòu)成的半導(dǎo)體裝置。此外，在本發(fā)明的一個方式中，可以提供一種能夠防止輸出的電位的幅度變小的半導(dǎo)體裝置。

附圖說明

圖1A和1B示出半導(dǎo)體裝置的結(jié)構(gòu)；

圖2示出脈沖發(fā)生器的結(jié)構(gòu)；

圖3是脈沖發(fā)生器的時序圖；

圖4示出移位寄存器的結(jié)構(gòu)；

圖5是移位寄存器的時序圖；

圖6示意性地示出第j脈沖發(fā)生器200_j；

圖7A示出脈沖發(fā)生器(比較例)的結(jié)構(gòu)，圖7B示出電位GROUT的波形；

圖8A和8B示出脈沖發(fā)生器的結(jié)構(gòu)；

圖9A和9B示出脈沖發(fā)生器的結(jié)構(gòu)；

圖10示出脈沖發(fā)生器的結(jié)構(gòu)；

圖11示出反相器的結(jié)構(gòu)；

圖12是驅(qū)動電路及像素的截面圖；

圖13A至13D是晶體管的截面圖；

圖14示出面板的結(jié)構(gòu)；

圖15A至15E示出電子設(shè)備。

具體實施方式

參照附圖對本發(fā)明的實施方式進(jìn)行詳細(xì)說明。注意，本發(fā)明不局限于以下說明。所屬技術(shù)領(lǐng)域的普通技術(shù)人員可以很容易地理解一個事實就是其方式及詳細(xì)內(nèi)容在不脫離本發(fā)明的宗旨及其范圍的情況下可以被變換為各種各樣的形式。因此，本發(fā)明不應(yīng)該被解釋為僅限定于以下所示的實施方式的說明中。

注意，本發(fā)明可以用來制造任何種類的半導(dǎo)體裝置，諸如微處理器、圖像處理電路、數(shù)字信號處理器(DSP：Digital Signal Processor)、微控制器等的集成電路、RF標(biāo)簽以及半導(dǎo)體顯示裝置等。半導(dǎo)體顯示裝置的范疇包括液晶顯示裝置、在各像素中設(shè)置以有機發(fā)光元件(OLED)為代表的發(fā)光元件的EL顯示裝置、電子紙、數(shù)字微鏡裝置(DMD：Digital Micromirror Device)、等離子體顯示面板(PDP：Plasma Display Panel)及場致發(fā)射顯示器(FED：Field Emission Display)以及在驅(qū)動電路中包括由半導(dǎo)體膜構(gòu)成的電路元件的其他半導(dǎo)體顯示裝置。

注意，在本說明書中半導(dǎo)體顯示裝置的范疇包括各像素中形成有液晶元件或發(fā)光元件等顯示元件的面板以及該面板上安裝有包括控制器的IC等的模塊。

實施方式1

圖1A示出根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置的電路結(jié)構(gòu)的一個例子。圖1A所示的半導(dǎo)體裝置100包括具有多個晶體管的電路101、晶體管102及晶體管103。在圖1A所示的半導(dǎo)體裝置100中，至少晶體管102與晶體管103具有相同極性。在圖1A中，晶體管102及晶體管103為n溝道型晶體管。

電路101通過布線104及布線105被供應(yīng)高電平電位VDD及低電平電位VSS。在圖1A中，通過布線104電位VDD被供應(yīng)給電路101，通過布線105電位VSS被供應(yīng)給電路101。另外，通過布線107信號電位Vin被供應(yīng)給電路101。

晶體管102的柵極和漏極端子與電路101連接。電路101根據(jù)電位Vin選擇電位VDD或電位VSS并將選擇的電位供應(yīng)給晶體管102的柵極或漏極端子。布線105的電位VSS被供應(yīng)給晶體管102的源極端子。

另外，晶體管的“源極端子”是指為活性層的一部分的源區(qū)或者與活性層連接的源電極。同樣地，晶體管的“漏極端子”是指為活性層的一部分的漏區(qū)或者與活性層連接的漏電極。

另外，晶體管103的柵極及漏極端子與電路101連接。電路101根據(jù)電位Vin選擇電位VDD或電位VSS并將選擇的電位供應(yīng)給晶體管103的柵極或漏極端子。晶體管103的源極端子通過布線106被供應(yīng)電位VEE。電位VEE是低于電位VDD的低電平電位。并且，電位VEE優(yōu)選為與電位VSS相等或者高于電位VSS的電位。

注意，晶體管的“源極端子”及“漏極端子”根據(jù)晶體管的極性或供應(yīng)給電極的電位的電平而調(diào)換。一般而言，在n溝道型晶體管中，將被供應(yīng)低電位的電極稱為源極端子，而將被供應(yīng)高電位的電極稱為漏極端子。另外，在p溝道型晶體管中，將被供應(yīng)低電位的電極稱為漏極端子，而將被供應(yīng)高電位的電極稱為源極端子。在本說明書中，雖然有時為了方便起見假設(shè)源極端子和漏極端子為固定來對晶體管的連接關(guān)系進(jìn)行說明，但是實際上源極端子和漏極端子根據(jù)上述電位關(guān)系而調(diào)換。

在本說明書中，“連接”是指電連接，其相當(dāng)于能夠供應(yīng)或者傳送電流、電壓或電位的狀態(tài)。由此，連接狀態(tài)并不僅是指直接連接的狀態(tài)，而包括以能夠供應(yīng)或者傳送電流、電壓或電位的方式通過布線、導(dǎo)電膜、電阻器、二極管、晶體管等元件間接連接的狀態(tài)。

即使在電路圖上獨立的構(gòu)成要素彼此連接，也有一個導(dǎo)電膜兼具多個構(gòu)成要素的功能的情況，例如布線的一部分用作電極的情況等。在本說明書中“連接”也指上述一個導(dǎo)電膜兼具多個構(gòu)成要素的功能的情況。

另外，從電路101供應(yīng)給晶體管102的柵極的電位與從電路101供應(yīng)給晶體管103的柵極的電位相同。在圖1A中，晶體管102的柵極與晶體管103的柵極彼此連接。

圖1A所示的半導(dǎo)體裝置100根據(jù)上述信號電位Vin分別使電路101內(nèi)的多個晶體管、晶體管102及晶體管103導(dǎo)通或截止，以選擇電位VDD或電位VEE并將選擇的電位作為電位Vout向布線108輸出。具體地，當(dāng)通過電路101布線104與布線108彼此連接時，布線104的電位被作為電位Vout輸出。另外，當(dāng)通過晶體管103布線106與布線108彼此連接時，布線106的電位被作為電位Vout輸出。

當(dāng)對與多個像素連接的被稱為總線的布線(例如，掃描線或信號線)供應(yīng)從上述半導(dǎo)體裝置100輸出的電位Vout時，用來控制上述電位Vout的輸出的晶體管103需要具有較大的電流供給能力。因此，優(yōu)選的是，將該晶體管103的溝道寬度W設(shè)定為大于電路101內(nèi)的晶體管的溝道寬度W或晶體管102的溝道寬度W。

另外，在晶體管102為n溝道型晶體管的情況下，當(dāng)從電路101向晶體管102的柵極供應(yīng)電位VDD時，晶體管102導(dǎo)通。當(dāng)從電路101向晶體管102的柵極供應(yīng)電位VSS時，柵電壓Vgs變?yōu)?V。因此，當(dāng)晶體管102為常截止，即，閾值電壓Vth高于0V時，晶體管102截止。當(dāng)晶體管102為常導(dǎo)通，即，閾值電壓Vth為0V以下時，晶體管102不是截止而是導(dǎo)通。

晶體管103與晶體管102同樣地工作。具體地，在晶體管103為n溝道型晶體管的情況下，當(dāng)從電路101向晶體管103的柵極供應(yīng)電位VDD時，晶體管103導(dǎo)通。另外，當(dāng)從電路101向晶體管103的柵極供應(yīng)電位VSS時，柵電壓Vgs等于VSS-VEE，即柵電壓Vgs變?yōu)?V以下。因此，當(dāng)晶體管103為常截止，即閾值電壓Vth高于0V時，晶體管103截止。當(dāng)晶體管103為常導(dǎo)通，即閾值電壓Vth為0V以下時，有時晶體管103不是截止而是導(dǎo)通。

下面，對使晶體管102及晶體管103常導(dǎo)通時的圖1A所示的半導(dǎo)體裝置100的工作進(jìn)行詳細(xì)說明。

在VSS-VEE＞Vth的情況下，當(dāng)晶體管103的柵極被供應(yīng)電位VSS時，晶體管103的柵電壓Vgs等于VSS-VEE＞Vth。因此，晶體管103導(dǎo)通。另外，如上所述，當(dāng)晶體管102的柵極被供應(yīng)電位VSS時，無論電位VEE的電平如何晶體管102都導(dǎo)通。

并且，在晶體管102及晶體管103本應(yīng)截止但為導(dǎo)通的情況下，當(dāng)從電路101向晶體管102及晶體管103的漏極端子供應(yīng)電位VDD時，通過晶體管102電流流過布線105，并且通過晶體管103電流流過布線106。因此，布線105的電位從電位VSS上升至電位VSS+Vα。同樣地，布線106的電位從電位VEE上升至電位VEE+Vβ。

另外，如上所述，在晶體管103的溝道寬度W大于晶體管102的溝道寬度W的情況下，即使晶體管102及晶體管103具有相同的柵電壓Vgs，通過晶體管103流過布線106的電流量大于通過晶體管102流過布線105的電流量。因此，在晶體管103的溝道寬度W大于晶體管102的溝道寬度W的情況下，布線106的電位比布線105的電位上升得大，其結(jié)果電位VSS+Vα等于電位VEE+Vβ+Vth。由此，晶體管103的柵電壓Vgs下降至閾值電壓Vth，晶體管103幾乎變?yōu)榻刂埂Ｒ虼耍词咕w管103為常導(dǎo)通，該晶體管103可以在應(yīng)該截止時幾乎變?yōu)榻刂埂?/p>

在VSS-VEE≤Vth的情況下，當(dāng)晶體管103的柵極被供應(yīng)電位VSS時，柵電壓Vgs等于VSS-VEE≤Vth。因此，在這種情況下，即使晶體管103為常導(dǎo)通晶體管103也可以截止。

另外，當(dāng)晶體管102的柵極被供應(yīng)電位VSS時，無論電位VEE的電平如何晶體管102都導(dǎo)通。因此，布線105的電位從電位VSS上升至電位VSS+Vα。由于布線105的電位從電路101被供應(yīng)到晶體管103的柵極，因此由于布線105的電位上升供應(yīng)給晶體管103的柵極的電位也從電位VSS上升至電位VSS+Vα。

即使供應(yīng)給晶體管103的柵極的電位上升，只要柵電壓Vgs＝VSS+Vα-VEE≤Vth，則晶體管103仍為截止。當(dāng)柵電壓Vgs＝VSS+Vα-VEE＞Vth時，晶體管103導(dǎo)通。但是，在這種情況下，當(dāng)通過晶體管103電流流過布線106時，布線106的電位上升，其結(jié)果電位VSS+Vα等于電位VEE+Vγ+Vth。因此，由于晶體管103的柵電壓Vgs下降至閾值電壓Vth，晶體管103幾乎變?yōu)榻刂埂?/p>

如此，在根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置100中，通過輸出側(cè)晶體管103的源極端子及晶體管103以外的晶體管(例如晶體管102)的源極端子分別供應(yīng)給不同的布線105及布線106，當(dāng)晶體管103的漏極電流較大時，以使晶體管103的柵電壓接近于閾值電壓的方式可以進(jìn)行負(fù)反饋。由此，即使晶體管103為常導(dǎo)通，晶體管103也可以截止。因此，即使由于各布線的電阻使布線104的電位下降且使布線105的電位上升，也可以降低半導(dǎo)體裝置100的功耗。此外，可以防止從半導(dǎo)體裝置100輸出的電位Vout的幅度變小。

另外，雖然在圖1A中晶體管102及晶體管103為n溝道型晶體管，但是晶體管102及晶體管103也可以為p溝道型晶體管。在上述情況下，比布線104的電位高的電位供應(yīng)給與晶體管102的源極端子連接的布線105及與晶體管103的源極端子連接的布線106。

在圖1A所示的半導(dǎo)體裝置中，用來控制輸出布線106的電位的輸出側(cè)晶體管103為常導(dǎo)通。但是，在本發(fā)明的一個方式中，即使用來控制輸出布線104的電位的輸出側(cè)晶體管為常導(dǎo)通，該晶體管可以在應(yīng)該截止時截止。下面，針對用來控制輸出布線104的電位的輸出側(cè)晶體管，對根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置的工作進(jìn)行說明。

圖1B示出根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置的電路結(jié)構(gòu)的另一個例子。圖1B所示的半導(dǎo)體裝置100包括具有多個晶體管的電路101、晶體管102、晶體管103、晶體管109及電容器110。在半導(dǎo)體裝置100中，至少晶體管102、晶體管103及晶體管109具有相同極性。在圖1B中，晶體管102、晶體管103及晶體管109為n溝道型晶體管。

與圖1A不同，在圖1B所示的半導(dǎo)體裝置100中，晶體管103的柵極與電路101連接，晶體管103的漏極端子與晶體管109的源極端子及布線108連接。晶體管109的柵極與電路101連接。根據(jù)電位Vin，電路101將電位VDD和電位VSS中的一個供應(yīng)給晶體管103的柵極，而將另一個供應(yīng)給晶體管109的柵極。晶體管103的源極端子通過布線106被供應(yīng)電位VEE。晶體管109的漏極端子通過布線104被供應(yīng)電位VDD。

電容器110具有保持晶體管109的柵電壓的功能。注意，在即使不設(shè)置電容器110也可以保持晶體管109的柵電壓的情況下，例如，在晶體管109的柵極的寄生電容大的情況下，并不需要設(shè)置電容器110。

接著，下面對使晶體管102、晶體管103及晶體管109常導(dǎo)通時的半導(dǎo)體裝置100的工作進(jìn)行詳細(xì)說明。

在VSS-VEE＞Vth的情況下，當(dāng)晶體管102及晶體管103的柵極被供應(yīng)電位VDD時，晶體管102及晶體管103導(dǎo)通。當(dāng)晶體管102及晶體管103的柵極被供應(yīng)電位VDD時，晶體管109的柵極被供應(yīng)電位VSS。因此，晶體管109的柵電壓Vgs等于VSS-VEE＞Vth，而晶體管109雖然應(yīng)該截止但是導(dǎo)通。因此，通過晶體管109及晶體管103電流流過布線106與布線104之間，布線104的電位下降而布線105的電位上升。

但是，在本發(fā)明的一個方式中，當(dāng)布線106的電位從電位VEE上升至電位VEE+Va時，晶體管109的柵電壓Vgs下降至閾值電壓Vth，其結(jié)果晶體管109幾乎變?yōu)榻刂?。具體地，當(dāng)電位VSS等于電位VEE+Vα+Vth時，晶體管109截止。由此，即使晶體管109為常導(dǎo)通，該晶體管109也可以在應(yīng)該截止時幾乎變?yōu)榻刂埂?/p>

在VSS-VEE≤Vth的情況下，當(dāng)晶體管109的柵極被供應(yīng)電位VSS時，柵電壓Vgs等于VSS-VEE≤Vth。因此，在這種情況下，即使晶體管109為常導(dǎo)通晶體管109也可以截止。

如此，在根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置100中，通過輸出側(cè)晶體管103的源極端子及晶體管103以外的晶體管(例如晶體管102)的源極端子分別供應(yīng)給不同的布線105及布線106，當(dāng)晶體管109的漏極電流較大時，以使晶體管109的柵電壓接近于閾值電壓的方式可以進(jìn)行負(fù)反饋。由此，即使晶體管109為常導(dǎo)通，晶體管109也可以截止。因此，即使由于各布線所具有的電阻使布線104的電位下降且使布線105的電位上升，也可以降低半導(dǎo)體裝置100的功耗。此外，可以防止從半導(dǎo)體裝置100輸出的電位Vout的幅度變小。

另外，雖然在圖1B中晶體管102、晶體管103及晶體管109為n溝道型晶體管，但是晶體管102、晶體管103及晶體管109也可以為p溝道型晶體管。在上述情況下，比布線104的電位高的電位供應(yīng)給與晶體管102的源極端子連接的布線105及與晶體管103的源極端子連接的布線106。

接著，對根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置之一的脈沖發(fā)生器進(jìn)行說明。圖2示出根據(jù)本發(fā)明的一個方式的脈沖發(fā)生器的一個例子。

圖2所示的脈沖發(fā)生器200包括電路201、晶體管202至晶體管204。電路201相當(dāng)于圖1A所示的電路101。晶體管202及晶體管203相當(dāng)于圖1A所示的晶體管102。晶體管204相當(dāng)于圖1A所示的晶體管103。脈沖發(fā)生器200從布線205至布線212被供應(yīng)各種電位并對布線213及布線214輸出電位。

通過連接多個脈沖發(fā)生器200可以構(gòu)成移位寄存器。

在晶體管202及晶體管203為n溝道型晶體管的情況下，具體地，布線205被供應(yīng)電位VDD，布線206被供應(yīng)電位VSS，布線207被供應(yīng)電位VEE。布線208被供應(yīng)電位LIN，布線209被供應(yīng)電位RIN。電位LIN及電位RIN相當(dāng)于圖1A所示的半導(dǎo)體裝置100中的電位Vin。

另外，布線210至布線212分別被供應(yīng)時鐘信號CL1至?xí)r鐘信號CL4中的任三個時鐘信號的電位。在圖2中，對布線210、布線211以及布線212分別供應(yīng)時鐘信號CL1的電位、時鐘信號CL2的電位以及時鐘信號CL3的電位。

晶體管202的柵極與晶體管203及晶體管204的柵極連接。晶體管202的源極端子與布線206連接。晶體管202的漏極端子與電路201連接。晶體管203的源極端子與布線206連接。晶體管203的漏極端子與電路201連接。晶體管204的源極端子與布線207連接。晶體管204的漏極端子與電路201及布線213連接。

另外，電路201還包括晶體管215至晶體管223、電容器224及電容器225。具體地，晶體管215的柵極與布線208連接。晶體管215的源極端子與晶體管202的漏極端子連接。晶體管215的漏極端子與布線205連接。晶體管216的柵極與布線211連接。晶體管216的源極端子與晶體管218的漏極端子連接。晶體管216的漏極端子與布線205連接。晶體管217的柵極與布線209連接。晶體管217的源極端子與晶體管202、晶體管203及晶體管204的柵極連接。晶體管217的漏極端子與布線205連接。晶體管218的柵極與布線212連接。晶體管218的源極端子與晶體管202、晶體管203及晶體管204的柵極連接。晶體管219的柵極與布線208連接。晶體管219的源極端子與布線206連接。晶體管219的漏極端子與晶體管202、晶體管203及晶體管204的柵極連接。晶體管220的柵極與布線205連接。晶體管220的源極端子和漏極端子中的一個與晶體管215的源極端子及晶體管202的漏極端子連接。晶體管220的源極端子和漏極端子中的另一個與晶體管221的柵極連接。晶體管221的源極端子與布線214連接。晶體管221的漏極端子與布線210連接。晶體管222的柵極與布線205連接。晶體管222的源極端子和漏極端子中的一個與晶體管215的源極端子及晶體管202的漏極端子連接。晶體管222的源極端子和漏極端子中的另一個與晶體管223的柵極連接。晶體管223的源極端子與布線213連接。晶體管223的漏極端子與布線210連接。電容器224的一個電極與晶體管221的柵極連接。電容器224的另一個電極與布線214連接。電容器225的一個電極與晶體管223的柵極連接。電容器225的另一個電極與布線213連接。

參照圖3中的時序圖對圖2所示的脈沖發(fā)生器200的工作進(jìn)行說明。

如圖3所示，在期間t1中，供應(yīng)給布線210的時鐘信號CL1的電位低，供應(yīng)給布線211的時鐘信號CL2的電位高，供應(yīng)給布線212的時鐘信號CL3的電位高，供應(yīng)給布線208的電位LIN低，供應(yīng)給布線209的電位RIN低。

因此，在期間t1中，在脈沖發(fā)生器200中，晶體管202至晶體管204、晶體管216、晶體管218、晶體管220、晶體管222導(dǎo)通。另外，晶體管215、晶體管217、晶體管219、晶體管221、晶體管223截止。因此，布線207的電位被作為電位GOUT從布線213輸出。另外，布線206的電位被作為電位SROUT從布線214輸出。

接著，如圖3所示，在期間t2中，供應(yīng)給布線210的時鐘信號CL1的電位低，供應(yīng)給布線211的時鐘信號CL2的電位低，供應(yīng)給布線212的時鐘信號CL3的電位高，供應(yīng)給布線208的電位LIN高，供應(yīng)給布線209的電位RIN低。

因此，在期間t2中，在脈沖發(fā)生器200中，晶體管215、晶體管218至晶體管223導(dǎo)通。另外，晶體管202至晶體管204、晶體管216及晶體管217截止。由此，布線210的電位被作為電位GOUT從布線213輸出并被作為電位SROUT從布線214輸出。

接著，如圖3所示，在期間t3中，供應(yīng)給布線210的時鐘信號CL1的電位高，供應(yīng)給布線211的時鐘信號CL2的電位低，供應(yīng)給布線212的時鐘信號CL3的電位低，供應(yīng)給布線208的電位LIN高，供應(yīng)給布線209的電位RIN低。

因此，在期間t3中，在脈沖發(fā)生器200中，晶體管215、晶體管219、晶體管221、晶體管223導(dǎo)通。另外，晶體管202至晶體管204、晶體管216至晶體管218、晶體管220、晶體管222截止。由此，布線210的電位被作為電位GOUT從布線213輸出，并被作為電位SROUT從布線214輸出。

接著，如圖3所示，在期間t4中，供應(yīng)給布線210的時鐘信號CL1的電位高供應(yīng)給布線211的時鐘信號CL2的電位高，供應(yīng)給布線212的時鐘信號CL3的電位低，供應(yīng)給布線208的電位LIN低，供應(yīng)給布線209的電位RIN低。

因此，在期間t4中，在脈沖發(fā)生器200中，晶體管216、晶體管221、晶體管223導(dǎo)通。另外，晶體管202至晶體管204、晶體管215、晶體管217至晶體管220、晶體管222截止。因此，布線210的電位被作為電位GOUT從布線213輸出，并作為電位SROUT從布線214輸出。

接著，如圖3所示，在期間t5中，供應(yīng)給布線210的時鐘信號CL1的電位低，供應(yīng)給布線211的時鐘信號CL2的電位高，供應(yīng)給布線212的時鐘信號CL3的電位高，供應(yīng)給布線208的電位LIN低，供應(yīng)給布線209的電位RIN高。

因此，在期間t5中，在脈沖發(fā)生器200中，晶體管202至晶體管204、晶體管216至晶體管218、晶體管220、晶體管222導(dǎo)通。另外，晶體管215、晶體管219、晶體管221、晶體管223截止。由此，布線207的電位被作為電位GOUT從布線213輸出。另外，布線206的電位被作為電位SROUT從布線214輸出。

另外，在上述工作中，在期間t2至期間t4中晶體管204截止。尤其是在期間t3及期間t4中，由于供應(yīng)給布線210的時鐘信號CL1的電位高，當(dāng)晶體管204導(dǎo)通時，通過晶體管204及晶體管223電流流過布線210與布線207之間。但是，在本發(fā)明的一個方式中，晶體管204的柵極與源極端子彼此電分離。具體地，當(dāng)晶體管204截止時，可以對晶體管204的柵極供應(yīng)布線206的電位，對晶體管204的源極端子供應(yīng)布線207的電位。因此，即使電流流過布線210與布線207之間，也該電流使布線207的電位上升而使晶體管204的柵電壓Vgs接近于閾值電壓Vth。其結(jié)果晶體管204可以截止。

圖4示出通過連接上述多個脈沖發(fā)生器200構(gòu)成的移位寄存器的例子。

圖4所示的移位寄存器包括脈沖發(fā)生器200_1至脈沖發(fā)生器200_y。脈沖發(fā)生器200_1至脈沖發(fā)生器200_y具有與圖2所示的脈沖發(fā)生器200相同的結(jié)構(gòu)。注意，圖2所示的布線210至布線212分別被供應(yīng)時鐘信號CL1至CL4中的任三個時鐘信號的電位。

具體地，在脈沖發(fā)生器200_4m+1中，布線210、布線211以及布線212分別被供應(yīng)時鐘信號CL1、時鐘信號CL2以及時鐘信號CL3。在脈沖發(fā)生器200_4m+2中，布線210、布線211以及布線212分別被供應(yīng)時鐘信號CL2、時鐘信號CL3以及時鐘信號CL4。在脈沖發(fā)生器200_4m+3中，布線210、布線211以及布線212分別被供應(yīng)時鐘信號CL3、時鐘信號CL4以及時鐘信號CL1。在脈沖發(fā)生器200_4m+4中，布線210、布線211以及布線212分別被供應(yīng)時鐘信號CL4、時鐘信號CL1以及時鐘信號CL2。注意，m是滿足脈沖發(fā)生器200的總數(shù)為y的任意整數(shù)。

另外，圖6示意性地示出圖4中的移位寄存器中的脈沖發(fā)生器200_j(j為y以下的自然數(shù))布線208至布線214的位置。由圖4和圖6可知，從上一個脈沖發(fā)生器200_j-1的布線214輸出的電位SROUTj-1被作為電位LIN供應(yīng)給脈沖發(fā)生器200_j的布線208。注意，第一脈沖發(fā)生器200_1的布線208被供應(yīng)起始脈沖信號SP的電位。

另外，從兩級后的脈沖發(fā)生器200_j+2的布線214輸出的電位SROUTj+2被作為電位RIN供應(yīng)到脈沖發(fā)生器200_j的布線209。注意，第y-1級的脈沖發(fā)生器200_y-1的布線208被供應(yīng)電位RIN_y-1，第y級的脈沖發(fā)生器200_y的布線208被供應(yīng)電位RIN_y。在假設(shè)設(shè)置脈沖發(fā)生器200_y+1的情況下，電位RIN_y-1是從該脈沖發(fā)生器200_y+1輸出的電位SROUTy+1。另外，在假設(shè)設(shè)置脈沖發(fā)生器200_y+2的情況下，電位RIN_y是從該脈沖發(fā)生器200_y+2輸出的電位SROUTy+2。

從脈沖發(fā)生器200_j的布線213輸出電位GOUTj。

圖5是時鐘信號CL1至?xí)r鐘信號CL4的電位、起始脈沖信號SP的電位、電位GOUT1至電位GOUT3的時序圖。時鐘信號CL1至?xí)r鐘信號CL4呈現(xiàn)電位上升時序以四分之一周期向后推移的波形。圖4所示的移位寄存器對應(yīng)于上述信號進(jìn)行工作，并輸出電位GOUT1至電位GOUTy，該電位GOUT1至電位GOUTy的脈沖寬度為上述時鐘信號的二分之一周期且電位GOUT1至電位GOUTy呈現(xiàn)脈沖以上述時鐘信號的四分之一周期向后推移的波形。

例如，在圖4所示的移位寄存器對半導(dǎo)體顯示裝置的被稱為總線的布線(例如，掃描線或信號線)供應(yīng)電位GOUT1至電位GOUTy的情況下，脈沖發(fā)生器200_1至脈沖發(fā)生器200_y中的輸出側(cè)晶體管204需要具有較大的電流供給能力。因此，在很多情況下，將晶體管204的溝道寬度W設(shè)定為大于晶體管204以外的晶體管的溝道寬度W。因此，當(dāng)晶體管204為常導(dǎo)通時，移位寄存器的功耗增大或輸出的電位GOUT1至電位GOUTy的幅度縮小等顯著地發(fā)生。但是，在本發(fā)明的一個方式中，即使脈沖發(fā)生器200_1至脈沖發(fā)生器的輸出側(cè)晶體管204為常導(dǎo)通，也可以在該晶體管204應(yīng)該截止時截止該晶體管204。

因此，根據(jù)本發(fā)明的一個方式的上述移位寄存器將功耗抑制得較小，并可以防止輸出的電位GOUT1至電位GOUTy的幅度變小。包括上述移位寄存器的根據(jù)本發(fā)明的一個方式的半導(dǎo)體顯示裝置將功耗抑制得較小，并可以防止因?qū)偩€供應(yīng)的信號的幅度小而引起的顯示不良。

作為比較例，對圖2所示的脈沖發(fā)生器200中的布線206與布線207電連接時的情況進(jìn)行考察。圖7A示出比較例的脈沖發(fā)生器所含有的晶體管204、晶體管222、晶體管223、電容器225、布線205、布線207、布線210的連接關(guān)系。在比較例的脈沖發(fā)生器中，布線207與布線206(未圖示)連接并被供應(yīng)電位VSS。

另外，圖7A分別示出布線207的電阻及布線210的電阻作為電阻230及電阻231。

另外，如上所述，有時非晶硅或氧化物半導(dǎo)體晶體管為常導(dǎo)通。例如，在晶體管具有6μm的溝道長度L及10μm的溝道寬度W的情況下，將柵電壓Vgs為0V時流過的電流假設(shè)為0.5μA。為了增加晶體管的電流供給能力，在很多情況下將晶體管的溝道寬度W增寬至1000μm左右。當(dāng)將具有上述電流電壓特性的晶體管的溝道寬度從10μm增寬至1000μm時，柵電壓Vgs為0V時流過的電流變?yōu)?00倍(0.05mA)。

假設(shè)各脈沖發(fā)生器消耗0.05mA的電流，當(dāng)移位寄存器中的脈沖發(fā)生器的個數(shù)為960個時，整個移位寄存器中流過50mA左右的電流。

并且，假設(shè)電阻230及電阻231具有100Ω的電阻。再者，假設(shè)晶體管204為常導(dǎo)通并在上述那樣當(dāng)柵電壓Vgs為0V時0.05mA的電流流過。當(dāng)將晶體管223的漏極端子與布線210的連接部分表示為節(jié)點A，并將晶體管204的源極端子與布線207的連接部分表示為節(jié)點B時，在電流流過晶體管204時，節(jié)點A的電位下降，節(jié)點B的電位上升。布線207的電位上升量相當(dāng)于流過晶體管204的電流與電阻230的電阻與移位寄存器的個數(shù)的積。另外，布線210中的電位下降量相當(dāng)于流過晶體管204的電流與電阻231的電阻與移位寄存器的個數(shù)的積。因此，電位下降量與電位上升量分別達(dá)到5V。

在圖7B中，以實線232示出從布線213輸出的電位GOUT的理想波形。理想電位GOUT的脈沖電位差相當(dāng)于電位VSS與電位VDD之間的差。另外，在圖7B中，以實線233示出當(dāng)布線207的電位上升而布線210的電位下降時的從布線213輸出的電位GOUT的波形。以實線233示出的電位GOUT的脈沖電位差相當(dāng)于電位VSS+ΔV1與電位VDD-ΔV2之間的差。在上述例子中ΔV1及ΔV2成為5V左右，由此可知該幅度從原來的幅度大幅減少。

但是，在本發(fā)明的一個方式中，即使輸出側(cè)晶體管204為常導(dǎo)通，晶體管204也可以截止。由此，可以防止被輸出的電位GOUT的幅度變小，由此可以降低功耗。

實施方式2

下面，對根據(jù)本發(fā)明的一個方式的脈沖發(fā)生器的結(jié)構(gòu)實例進(jìn)行說明。

圖8A所示的脈沖發(fā)生器300包括電路301、晶體管302至晶體管304。電路301相當(dāng)于圖1A所示的電路101。晶體管302及晶體管303相當(dāng)于圖1A所示的晶體管102。晶體管304相當(dāng)于圖1A所示的晶體管103。

通過連接多個脈沖發(fā)生器300可以構(gòu)成移位寄存器。

晶體管302的柵極與晶體管303及晶體管304的柵極連接。晶體管302的源極端子與布線306連接。晶體管302的漏極端子與電路301連接。晶體管303的源極端子與布線306連接。晶體管303的漏極端子與電路301及布線314連接。晶體管304的源極端子與布線307連接。晶體管304的漏極端子與電路301及布線313連接。

另外，電路301還包括晶體管315至晶體管320。具體地，晶體管315的柵極與布線308連接。晶體管315的源極端子與晶體管302的漏極端子連接。晶體管315的漏極端子與布線305連接。晶體管316的柵極與布線309連接。晶體管316的源極端子與晶體管302、晶體管303及晶體管304的柵極連接。晶體管316的漏極端子與布線305連接。晶體管317的柵極與布線310連接。晶體管317的源極端子與晶體管302、晶體管303及晶體管304的柵極連接。晶體管317的漏極端子與布線305連接。晶體管318的柵極與布線308連接。晶體管318的源極端子與布線306連接。晶體管318的漏極端子與晶體管302、晶體管303及晶體管304的柵極連接。晶體管319的柵極與晶體管315的源極端子及晶體管302的漏極端子連接。晶體管319的源極端子與布線314連接。晶體管319的漏極端子與布線311連接。晶體管320的柵極與晶體管315的源極端子及晶體管302的漏極端子連接。晶體管320的源極端子與布線313連接。晶體管320的漏極端子與布線312連接。

當(dāng)晶體管302至晶體管304為n溝道型時，具體地，布線305被供應(yīng)電位VDD，布線306被供應(yīng)電位VSS，布線307被供應(yīng)電位VEE。另外，布線308至布線312除了被供應(yīng)圖1A所示的半導(dǎo)體裝置100的電位Vin之外還被供應(yīng)時鐘信號等的各種信號電位。電位GOUT及電位SROUT分別從布線313及布線314被輸出。

在圖8A所示的脈沖發(fā)生器300中，上述結(jié)構(gòu)可以使輸出側(cè)的晶體管304的柵極與源極端子電分離。因此，即使晶體管304為常導(dǎo)通而使用來對該晶體管304的源極端子供應(yīng)電位的布線307的電位上升，也可以在晶體管304應(yīng)該截止時變?yōu)榻刂埂?/p>

圖8B所示的脈沖發(fā)生器330包括電路331、晶體管332至晶體管334。電路331相當(dāng)于圖1A所示的電路101。晶體管332及晶體管333相當(dāng)于圖1A所示的晶體管102。晶體管334相當(dāng)于圖1A所示的晶體管103。

通過連接多個脈沖發(fā)生器330可以構(gòu)成移位寄存器。

晶體管332的柵極與晶體管333及晶體管334的柵極連接。晶體管332的源極端子與布線336連接。晶體管332的漏極端子與電路331連接。晶體管333的源極端子與布線336連接。晶體管333的漏極端子與電路331及布線345連接。晶體管334的源極端子與布線337連接。晶體管334的漏極端子與電路331及布線344連接。

另外，電路331還包括晶體管346至晶體管352。具體地，晶體管346的柵極與布線338連接。晶體管346的源極端子與晶體管332的漏極端子連接。晶體管346的漏極端子與布線335連接。晶體管347的柵極與布線339連接。晶體管347的源極端子與晶體管332、晶體管333及晶體管334的柵極連接。晶體管347的漏極端子與布線335連接。晶體管348的柵極與布線340連接。晶體管348的源極端子與晶體管332、晶體管333及晶體管334的柵極連接。晶體管348的漏極端子與布線335連接。晶體管349的柵極與布線338連接。晶體管349的源極端子與布線336連接。晶體管349的漏極端子與晶體管332、晶體管333及晶體管334的柵極連接。晶體管350的柵極與布線341連接。晶體管350的源極端子與晶體管332、晶體管333及晶體管334的柵極連接。晶體管350的漏極端子與布線335連接。晶體管351的柵極與晶體管346的源極端子及晶體管332的漏極端子連接。晶體管351的源極端子與布線345連接。晶體管351的漏極端子與布線342連接。晶體管352的柵極與晶體管346的源極端子及晶體管332的漏極端子連接。晶體管352的源極端子與布線344連接。晶體管352的漏極端子與布線343連接。

當(dāng)晶體管332至晶體管334為n溝道型時，具體地，布線335被供應(yīng)電位VDD，布線336被供應(yīng)電位VSS，布線337被供應(yīng)電位VEE。另外，布線338至布線343除了被供應(yīng)圖1A所示的半導(dǎo)體裝置100的電位Vin之外還被供應(yīng)時鐘信號等的各種信號電位。電位GOUT及電位SROUT分別從布線344及布線345被輸出。

在圖8B所示的脈沖發(fā)生器330中，上述結(jié)構(gòu)可以使輸出側(cè)的晶體管334的柵極與源極端子電分離。因此，即使晶體管334為常導(dǎo)通而使用來對該晶體管334的源極端子供應(yīng)電位的布線337的電位上升，也可以在晶體管334應(yīng)該截止時變?yōu)榻刂埂?/p>

圖9A所示的脈沖發(fā)生器360包括電路361、晶體管362至晶體管364。電路361相當(dāng)于圖1A所示的電路101。晶體管362及晶體管363相當(dāng)于圖1A所示的晶體管102。晶體管364相當(dāng)于圖1A所示的晶體管103。

通過連接多個脈沖發(fā)生器360可以構(gòu)成移位寄存器。

晶體管362的柵極與晶體管363及晶體管364的柵極連接。晶體管362的源極端子與布線366連接。晶體管362的漏極端子與電路361連接。晶體管363的源極端子與布線366連接。晶體管363的漏極端子與電路361及布線375連接。晶體管364的源極端子與布線367連接。晶體管364的漏極端子與電路361及布線374連接。

另外，電路361還包括晶體管376至晶體管382。具體地，晶體管376的柵極與布線368連接。晶體管376的源極端子與晶體管362的漏極端子連接。晶體管376的漏極端子與布線365連接。晶體管377的柵極與布線365連接。晶體管377的源極端子和漏極端子中的一方與晶體管376的源極端子及晶體管362的漏極端子連接。晶體管377的源極端子和漏極端子中的另一方與晶體管381及晶體管382的柵極連接。晶體管378的柵極與布線369連接。晶體管378的源極端子與晶體管362、晶體管363及晶體管364的柵極連接。晶體管378的漏極端子與布線365連接。晶體管379的柵極與布線368連接。晶體管379的源極端子與布線366連接。晶體管379的漏極端子與晶體管362、晶體管363及晶體管364的柵極連接。晶體管380的柵極與布線370連接。晶體管380的源極端子與晶體管362、晶體管363及晶體管364的柵極連接。晶體管380的漏極端子與布線365連接。晶體管381的源極端子與布線375連接。晶體管381的漏極端子與布線371連接。晶體管382的源極端子與布線374連接。晶體管382的漏極端子與布線372連接。

當(dāng)晶體管362至晶體管364為n溝道型時，具體地，布線365被供應(yīng)電位VDD，布線366被供應(yīng)電位VSS，布線367被供應(yīng)電位VEE。另外，布線368至布線372除了被供應(yīng)圖1A所示的半導(dǎo)體裝置100的電位Vin之外還被供應(yīng)時鐘信號等的各種信號電位。電位GOUT及電位SROUT分別從布線374及布線375被輸出。

在圖9A所示的脈沖發(fā)生器360中，上述結(jié)構(gòu)可以使輸出側(cè)的晶體管364的柵極與源極端子電分離。因此，即使晶體管364為常導(dǎo)通而使用來對該晶體管364的源極端子供應(yīng)電位的布線367的電位上升，也可以在晶體管364應(yīng)該截止時變?yōu)榻刂埂?/p>

圖9B所示的脈沖發(fā)生器400包括電路401、晶體管402至晶體管404。電路401相當(dāng)于圖1A所示的電路101。晶體管402及晶體管403相當(dāng)于圖1A所示的晶體管102。晶體管404相當(dāng)于圖1A所示的晶體管103。

通過連接多個脈沖發(fā)生器400可以構(gòu)成移位寄存器。

晶體管402的柵極與晶體管403及晶體管404的柵極連接。晶體管402的源極端子與布線406連接。晶體管402的漏極端子與電路401連接。晶體管403的源極端子與布線406連接。晶體管403的漏極端子與電路401及布線415連接。晶體管404的源極端子與布線407連接。晶體管404的漏極端子與電路401及布線414連接。

另外，電路401還包括晶體管416至晶體管423。具體地，晶體管416的柵極與布線408連接。晶體管416的源極端子與晶體管402的漏極端子連接。晶體管416的漏極端子與布線405連接。晶體管417的柵極與布線405連接。晶體管417的源極端子和漏極端子中的一方與晶體管416的源極端子及晶體管402的漏極端子連接。晶體管417的源極端子和漏極端子中的另一方與晶體管421的柵極連接。晶體管418的柵極與布線409連接。晶體管418的源極端子與晶體管402、晶體管403及晶體管404的柵極連接。晶體管418的漏極端子與布線405連接。晶體管419的柵極與布線408連接。晶體管419的源極端子與布線406連接。晶體管419的漏極端子與晶體管402、晶體管403及晶體管404的柵極連接。晶體管420的柵極與布線410連接。晶體管420的源極端子與晶體管402、晶體管403及晶體管404的柵極連接。晶體管420的漏極端子與布線405連接。晶體管421的源極端子與布線415連接。晶體管421的漏極端子與布線411連接。晶體管422的柵極與布線405連接。晶體管422的源極端子和漏極端子中的一方與晶體管421的柵極連接。晶體管422的源極端子和漏極端子中的另一方與晶體管423的柵極連接。晶體管423的源極端子與布線414連接。晶體管423的漏極端子與布線412連接。

當(dāng)晶體管402至晶體管404為n溝道型時，具體地，布線405被供應(yīng)電位VDD，布線406被供應(yīng)電位VSS，布線407被供應(yīng)電位VEE。另外，布線408至布線412除了被供應(yīng)圖1A所示的半導(dǎo)體裝置100的電位Vin之外還被供應(yīng)時鐘信號等的各種信號電位。電位GOUT及電位SROUT分別從布線414及布線415被輸出。

在圖9B所示的脈沖發(fā)生器400中，上述結(jié)構(gòu)可以使輸出側(cè)的晶體管404的柵極與源極端子電分離。因此，即使晶體管404為常導(dǎo)通而使用來對該晶體管404的源極端子供應(yīng)電位的布線407的電位上升，也可以在晶體管404應(yīng)該截止時變?yōu)榻刂埂?/p>

圖10所示的脈沖發(fā)生器430包括電路431、晶體管432至晶體管434。電路431相當(dāng)于圖1A所示的電路101。晶體管432及晶體管433相當(dāng)于圖1A所示的晶體管102。晶體管434相當(dāng)于圖1A所示的晶體管103。

通過連接多個脈沖發(fā)生器430可以構(gòu)成移位寄存器。

晶體管432的柵極與晶體管433及晶體管434的柵極連接。晶體管432的源極端子與布線436連接。晶體管432的漏極端子與電路431連接。晶體管433的源極端子與布線436連接。晶體管433的漏極端子與電路431及布線445連接。晶體管434的源極端子與布線437連接。晶體管433的漏極端子與電路431及布線444連接。

另外，電路431還包括晶體管446至晶體管453。具體地，晶體管446的柵極與布線438連接。晶體管446的源極端子與晶體管432的漏極端子連接。晶體管446的漏極端子與布線435連接。晶體管447的柵極與布線439連接。晶體管447的源極端子與晶體管432、晶體管433及晶體管434的柵極連接。晶體管447的漏極端子與布線435連接。晶體管448的柵極與布線440連接。晶體管448的源極端子與晶體管432、晶體管433及晶體管434的柵極連接。晶體管448的漏極端子與布線435連接。晶體管449的柵極與布線438連接。晶體管449的源極端子與布線436連接。晶體管449的漏極端子與晶體管432、晶體管433及晶體管434的柵極連接。晶體管450的柵極與布線435連接。晶體管450的源極端子和漏極端子中的一方與晶體管446的源極端子及晶體管432的漏極端子連接。晶體管450的源極端子和漏極端子中的另一方與晶體管451的柵極連接。晶體管451的源極端子與布線445連接。晶體管451的漏極端子與布線441連接。晶體管452的柵極與布線435連接。晶體管452的源極端子和漏極端子中的一方與晶體管446的源極端子及晶體管432的漏極端子連接。晶體管452的源極端子和漏極端子中的另一方與晶體管453的柵極連接。晶體管453的源極端子與布線444連接。晶體管453的漏極端子與布線442連接。

當(dāng)晶體管432至晶體管434為n溝道型時，具體地，布線435被供應(yīng)電位VDD，布線436被供應(yīng)電位VSS，布線437被供應(yīng)電位VEE。另外，布線438至布線442除了被提供圖1A所示的半導(dǎo)體裝置100的電位Vin之外還被供應(yīng)時鐘信號等的各種信號電位。電位GOUT及電位SROUT分別從布線444及布線445被輸出。

在圖10所示的脈沖發(fā)生器430中，上述結(jié)構(gòu)可以使輸出側(cè)的晶體管434的柵極與源極端子電分離。因此，即使晶體管434為常導(dǎo)通而使用來對該晶體管434的源極端子供應(yīng)電位的布線437的電位上升，也可以在晶體管434應(yīng)該截止時變?yōu)榻刂埂?/p>

本實施方式可以與其他實施方式適當(dāng)?shù)亟M合而實施。

實施方式3

下面，對根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置之一的反相器的結(jié)構(gòu)實例進(jìn)行說明。

圖11示出根據(jù)本發(fā)明的一個方式的反相器的一個例子。圖11所示的反相器500包括電路501、晶體管502及晶體管503。電路501相當(dāng)于圖1A中示出的電路101。晶體管502相當(dāng)于圖1A中示出的晶體管102。晶體管503相當(dāng)于圖1A中示出的晶體管103。

晶體管502的柵極與布線509連接。晶體管502的源極端子與布線505連接。晶體管502的漏極端子與電路501連接。晶體管503的柵極與布線509連接。晶體管503的源極端子與布線506連接。晶體管503的漏極端子與電路501及布線508連接。

另外，電路501還包括晶體管510至晶體管512及電容器513。具體地，晶體管510的柵極與布線507連接。晶體管510的源極端子與晶體管502的漏極端子連接。晶體管510的漏極端子與布線504連接。晶體管511的柵極與布線504連接。晶體管511的源極端子和漏極端子中的一個與晶體管510的源極端子及晶體管502的漏極端子連接。晶體管511的源極端子和漏極端子中的另一個與晶體管512的柵極連接。晶體管512的源極端子與晶體管503的漏極端子及布線508連接。晶體管512的漏極端子與布線504連接。電容器513的一個電極與晶體管512的柵極連接。電容器513的另一個電極與布線508連接。

當(dāng)晶體管502及晶體管503為n溝道型晶體管時，具體地，布線504被供應(yīng)電位VDD，布線505被供應(yīng)電位VSS，布線506被供應(yīng)電位VEE。布線507被供應(yīng)時鐘信號電位，布線509被供應(yīng)圖1A中示出的半導(dǎo)體裝置100中的電位Vin。在圖11中，電位Vin為從圖2所示的脈沖發(fā)生器200的布線214輸出的電位SROUT。從布線508輸出通過反轉(zhuǎn)電位SROUT的極性得到的電位SROUTb。

在圖11所示的反相器500中，上述結(jié)構(gòu)可以使輸出側(cè)的晶體管503的柵極與源極端子電分離。因此，即使晶體管503為常導(dǎo)通而使用來對該晶體管503的源極端子供應(yīng)電位的布線506的電位上升，晶體管503在應(yīng)該截止時也可以變?yōu)榻刂埂?/p>

本實施方式可以與其他實施方式適當(dāng)?shù)亟M合而實施。

實施方式4

參照圖12以EL顯示裝置為例對根據(jù)本發(fā)明的一個方式的半導(dǎo)體顯示裝置中的像素和驅(qū)動電路的截面結(jié)構(gòu)進(jìn)行說明。圖12是像素840和驅(qū)動電路841的截面圖的一個例子。

在圖12中，像素840包括發(fā)光元件832以及用來控制對發(fā)光元件832供應(yīng)電流的晶體管831。像素840除了包括上述發(fā)光元件832及晶體管831之外，還可以包括用來控制對像素840輸入圖像信號的晶體管、用來保持圖像信號的電位的電容器等各種各樣的半導(dǎo)體元件。

另外，在圖12中，驅(qū)動電路841包括晶體管830以及用來保持晶體管830的柵電壓的電容器833。具體地，晶體管830相當(dāng)于作為驅(qū)動電路841的一部分的移位寄存器所含有的輸出側(cè)晶體管。驅(qū)動電路841除了包括上述晶體管830及電容器833之外，還可以包括晶體管、電容器等各種各樣的半導(dǎo)體元件。

晶體管831在具有絕緣表面的襯底800上包括：用作柵極的導(dǎo)電膜816；導(dǎo)電膜816上的柵極絕緣膜802；以與重疊導(dǎo)電膜816的方式位于柵極絕緣膜802上的半導(dǎo)體膜817；用作源極端子及漏極端子的位于半導(dǎo)體膜817上的導(dǎo)電膜815及導(dǎo)電膜818。導(dǎo)電膜816也用作掃描線。

晶體管830在具有絕緣表面的襯底800上包括：用作柵極的導(dǎo)電膜812；導(dǎo)電膜812上的柵極絕緣膜802；以與導(dǎo)電膜812重疊的方式位于柵極絕緣膜802上的半導(dǎo)體膜813；用作源極端子及漏極端子的位于半導(dǎo)體膜813上的導(dǎo)電膜814及導(dǎo)電膜819。

電容器833在具有絕緣表面的襯底800上包括：導(dǎo)電膜812；導(dǎo)電膜812上的柵極絕緣膜802；以與導(dǎo)電膜812重疊的方式位于柵極絕緣膜802上的導(dǎo)電膜819。

另外，在導(dǎo)電膜814、導(dǎo)電膜815、導(dǎo)電膜818、導(dǎo)電膜819上依次層疊有絕緣膜820及絕緣膜821。并且，在絕緣膜821上形成有用作陽極的導(dǎo)電膜822。導(dǎo)電膜822通過形成于絕緣膜820及絕緣膜821中的接觸孔823與導(dǎo)電膜818連接。

另外，具有使導(dǎo)電膜822的一部分露出的開口部的絕緣膜824設(shè)置在絕緣膜821上。在導(dǎo)電膜822的一部分及絕緣膜824上依次層疊有EL層825及用作陰極的導(dǎo)電膜826。導(dǎo)電膜822、EL層825及導(dǎo)電膜826彼此重疊的區(qū)域相當(dāng)于發(fā)光元件832。

另外，在本發(fā)明的一個方式中，晶體管830及晶體管831都可以包括包含非晶、微晶、多晶或單晶半導(dǎo)體(例如，硅或鍺)的半導(dǎo)體膜或者包含寬帶隙半導(dǎo)體(例如，氧化物半導(dǎo)體)的半導(dǎo)體膜。

當(dāng)晶體管830及晶體管831的半導(dǎo)體膜包含非晶、微晶、多晶或單晶半導(dǎo)體(例如，硅或鍺)時，對上述半導(dǎo)體膜添加賦予一種導(dǎo)電性的雜質(zhì)元素來形成用作源極端子及漏極端子的雜質(zhì)區(qū)。例如，通過對上述半導(dǎo)體膜添加磷或砷，可以形成具有n型導(dǎo)電性的雜質(zhì)區(qū)。另外，例如，通過對上述半導(dǎo)體膜添加硼，可以形成具有p型導(dǎo)電性的雜質(zhì)區(qū)。

在作為晶體管830及晶體管831的半導(dǎo)體膜使用氧化物半導(dǎo)體的情況下，可以對上述半導(dǎo)體膜添加摻雜劑來形成用作源極端子及漏極端子的雜質(zhì)區(qū)。可以使用離子注入法添加摻雜劑。作為摻雜劑，例如可以使用氦、氬、氙等稀有氣體或氮、磷、砷、銻等第15族原子等。例如，在將氮用作摻雜劑的情況下，雜質(zhì)區(qū)中的氮原子的濃度優(yōu)選為5×10¹⁹/cm³以上且1×10²²/cm³以下。

另外，作為硅半導(dǎo)體可以使用：通過等離子體CVD等的氣相生長或濺射形成的非晶硅；通過激光退火法等處理而使非晶硅結(jié)晶化而得到的多晶硅；通過對單晶硅片注入氫離子等而使表層部剝離的單晶硅等。

另外，作為氧化物半導(dǎo)體，優(yōu)選至少包含銦(In)或鋅(Zn)。尤其是氧化物半導(dǎo)體優(yōu)選包含In及Zn。另外，作為用來減小包括該氧化物半導(dǎo)體的晶體管的電特性偏差的穩(wěn)定劑(stabilizer)，優(yōu)選除了上述元素以外還包含鎵(Ga)。作為穩(wěn)定劑優(yōu)選包含錫(Sn)。作為穩(wěn)定劑優(yōu)選包含鉿(Hf)。作為穩(wěn)定劑優(yōu)選包含鋁(Al)。

作為其它穩(wěn)定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、镥(Lu)中的一種或多種。

例如，作為氧化物半導(dǎo)體可以使用：氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。另外，上述氧化物半導(dǎo)體也可以包含硅。

注意，例如，In-Ga-Zn類氧化物是指包含In、Ga和Zn的氧化物，而對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。另外，在無電場時電阻充分高并能夠充分地降低關(guān)態(tài)電流(off-state current)。并且，由于遷移率高，所以In-Ga-Zn類氧化物適合用于半導(dǎo)體裝置的半導(dǎo)體材料。

例如，可以使用In∶Ga∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)或In∶Ga∶Zn＝2∶2∶1(＝2/5∶2/5∶1/5)的原子比的In-Ga-Zn類氧化物或其原子比接近于上述原子比的氧化物。此外，優(yōu)選使用In∶Sn∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Sn∶Zn＝2∶1∶3(＝1/3∶1/6∶1/2)或In∶Sn∶Zn＝2∶1∶5(＝1/4∶1/8∶5/8)的原子比的In-Sn-Zn類氧化物或其原子比接近于上述原子比的氧化物。

例如，使用In-Sn-Zn類氧化物比較容易得到高遷移率。但是，即使使用In-Ga-Zn類氧化物，也可以通過降低塊體內(nèi)缺陷密度來提高遷移率。

另外，通過減少成為電子給體(供體)的水分或氫等雜質(zhì)且減少氧缺陷而被高純度化的氧化物半導(dǎo)體(purified Oxide Semiconductor)成為本征半導(dǎo)體(i型)或?qū)嵸|(zhì)上本征。因此，包括上述氧化物半導(dǎo)體的晶體管具有極低的關(guān)態(tài)電流。另外，氧化物半導(dǎo)體的帶隙為2eV以上，優(yōu)選為2.5eV以上，更優(yōu)選為3eV以上。通過使用通過充分減少水分或氫等雜質(zhì)的濃度并減少氧缺陷而被高純度化的氧化物半導(dǎo)體膜，可以降低晶體管的關(guān)態(tài)電流。

具體而言，根據(jù)各種試驗可以證明將被高純度化的氧化物半導(dǎo)體用作半導(dǎo)體膜的晶體管的關(guān)態(tài)電流低。例如，即使元件具有1×10⁶μm的溝道寬度及10μm的溝道長度，也可以在1V至10V的源極端子與漏極端子之間的電壓(漏極電壓)下使關(guān)態(tài)電流為半導(dǎo)體參數(shù)分析儀的測量極限以下，例如為1×10^-13A以下。在此情況下，可知根據(jù)晶體管的溝道寬度被規(guī)格化的關(guān)態(tài)電流為100zA/μm以下。另外，電容器與晶體管彼此連接并通過使用如下電路來測量關(guān)態(tài)電流，在該電路中由該晶體管控制流入到電容器或從電容器流出的電荷。在該測量時，將被高純度化的氧化物半導(dǎo)體膜用于上述晶體管的溝道形成區(qū)，并根據(jù)電容器的單位時間的電荷量推移測量該晶體管的關(guān)態(tài)電流。其結(jié)果，可知在晶體管的源極端子與漏極端子之間的電壓為3V的情況下，可以獲得為幾十yA/μm的更低的關(guān)態(tài)電流。因此，將被高純度化的氧化物半導(dǎo)體膜用于溝道形成區(qū)的晶體管具有比晶體硅晶體管低得多的關(guān)態(tài)電流。

注意，在沒有特別的說明的情況下，在本說明書中n溝道型晶體管中關(guān)態(tài)電流是指在使漏極端子的電位高于源極端子或柵極的電位的狀態(tài)下，當(dāng)以源極端子的電位為標(biāo)準(zhǔn)時的柵極的電位為0V以下時，流過源極端子與漏極端子之間的電流。此外，在本說明書中，p溝道型晶體管的關(guān)態(tài)電流是指在使漏極端子的電位低于源極端子或柵極的電位的狀態(tài)下，當(dāng)以源極端子的電位為標(biāo)準(zhǔn)時的柵極的電位為0V以上時，流過源極端子與漏極端子之間的電流。

此外，例如，氧化物半導(dǎo)體膜可以通過使用包含In(銦)、Ga(鎵)和Zn(鋅)的靶材的濺射形成。在通過濺射形成In-Ga-Zn類氧化物半導(dǎo)體膜的情況下，優(yōu)選使用原子數(shù)比為In∶Ga∶Zn＝1∶1∶1、4∶2∶3、3∶1∶2、1∶1∶2、2∶1∶3或3∶1∶4的In-Ga-Zn類氧化物的靶材。當(dāng)使用具有上述原子數(shù)比的In-Ga-Zn類氧化物的靶材形成氧化物半導(dǎo)體膜時，容易形成多晶或后述c軸取向結(jié)晶氧化物半導(dǎo)體(CAAC-OS：C Axis Aligned Crystaline Oxide Semiconductor)。包含In、Ga及Zn的靶材的填充率為90％以上且100％以下，優(yōu)選為95％以上且低于100％。通過使用填充率高的靶材，可以形成致密的氧化物半導(dǎo)體膜。

另外，在作為氧化物半導(dǎo)體使用In-Zn類的材料的情況下，將所使用的靶材的原子數(shù)比設(shè)定為In∶Zn＝50∶1至1∶2(摩爾數(shù)比為In₂O3∶ZnO＝25∶1至1∶4)，優(yōu)選為In∶Zn＝20∶1至1∶1(摩爾數(shù)比為In₂O₃∶ZnO＝10∶1至1∶2)，更優(yōu)選為In∶Zn＝1.5∶1至15∶1(以摩爾數(shù)比則為In₂O₃∶ZnO＝3∶4至15∶2)。例如，，當(dāng)作為用來使用In-Zn類氧化物形成的氧化物半導(dǎo)體膜的靶材具有為In∶Zn∶O＝X∶Y∶Z的原子數(shù)比時，滿足Z＞1.5X+Y。通過將Zn的比率保持于上述范圍內(nèi)，可以提高遷移率。

具體地，可以通過將襯底放置在保持為減壓狀態(tài)的處理室內(nèi)邊去除殘留在處理室內(nèi)的水分邊導(dǎo)入被去除了氫及水分的濺射氣體并使用上述靶材來以形成氧化物半導(dǎo)體膜。在進(jìn)行成膜時，也可以將襯底溫度設(shè)定為100℃至600℃，優(yōu)選為200℃至400℃。通過邊加熱襯底邊進(jìn)行氧化物半導(dǎo)體膜的成膜，可以降低形成的氧化物半導(dǎo)體膜中含有的雜質(zhì)濃度。另外，可以減輕由于濺射帶來的損傷。為了去除殘留在處理室中的水分，優(yōu)選使用吸附型真空泵。例如，優(yōu)選使用低溫泵、離子泵、鈦升華泵。作為排氣單元，也可以使用配備有冷阱的渦輪泵。例如，在使用低溫泵對處理室進(jìn)行排氣時，排出氫原子、水(H₂O)等包含氫原子的化合物(優(yōu)選為包含碳原子的化合物)等。由此可以降低該處理室中形成的氧化物半導(dǎo)體膜所包含的雜質(zhì)濃度。

另外，有時通過濺射等形成的氧化物半導(dǎo)體膜包含大量的作為雜質(zhì)的水分或氫(包括羥基)。由于水分或氫容易形成供體能級，因此成為氧化物半導(dǎo)體中的雜質(zhì)。于是，在本發(fā)明的一個方式中，為了減少氧化物半導(dǎo)體膜中的水分或氫等雜質(zhì)(為了進(jìn)行脫水化或脫氫化)，優(yōu)選在減壓氣氛、氮或稀有氣體等惰性氣體氣氛、氧氣氣氛或超干燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進(jìn)行測定時的水分量是20ppm(露點換算為-55℃)以下，優(yōu)選的是1ppm以下，更優(yōu)選的是10ppb以下)氣氛下對氧化物半導(dǎo)體膜進(jìn)行加熱處理。

通過對氧化物半導(dǎo)體膜進(jìn)行加熱處理，可以使氧化物半導(dǎo)體膜中的水分或氫脫離。具體而言，可以在250℃以上且750℃以下，優(yōu)選在400℃以上且低于襯底的應(yīng)變點的溫度下進(jìn)行加熱處理。例如，以500℃進(jìn)行3分鐘以上且6分鐘以下左右的加熱處理即可。通過使用RTA作為加熱處理，可以在短時間內(nèi)進(jìn)行脫水化或脫氫化，由此即使在超過玻璃襯底的應(yīng)變點的溫度下也可以進(jìn)行處理。

此外，有時由于上述加熱處理，氧從氧化物半導(dǎo)體膜脫離而在氧化物半導(dǎo)體膜內(nèi)形成氧缺損。由此，在本發(fā)明一個方式中，作為接觸于氧化物半導(dǎo)體膜的諸如柵極絕緣膜等絕緣膜，使用包含氧的絕緣膜。并且，通過在形成包含氧的絕緣膜之后進(jìn)行加熱處理，將氧從上述絕緣膜供應(yīng)到氧化物半導(dǎo)體膜。通過采用上述結(jié)構(gòu)，可以降低成為供體的氧缺損，而滿足包括在氧化物半導(dǎo)體膜中的氧化物半導(dǎo)體的化學(xué)計量組成比。氧化物半導(dǎo)體膜的氧的比率優(yōu)選為高于化學(xué)計量組成比。其結(jié)果是，氧化物半導(dǎo)體膜可以成為實質(zhì)上本征，并可以減輕因氧缺損而導(dǎo)致的晶體管的電特性偏差，從而實現(xiàn)電特性的提高。

在氮、超干燥空氣或稀有氣體(例如氬、氦等)的氣氛下優(yōu)選以200℃至400℃，例如以250℃至350℃進(jìn)行用來將氧供應(yīng)到氧化物半導(dǎo)體膜的加熱處理。上述氣體的含水量為20ppm以下，優(yōu)選為1ppm以下，更優(yōu)選為10ppb以下。

另外，氧化物半導(dǎo)體既可以為非晶，又可以具有結(jié)晶性。當(dāng)采用后者時，氧化物半導(dǎo)體既可以是單晶或多晶，又可以具有其一部分具有結(jié)晶性的結(jié)構(gòu)、在非晶中包含具有結(jié)晶性的部分的結(jié)構(gòu)或非非晶。作為其一部分具有結(jié)晶性的結(jié)構(gòu)的一個例子，也可以使用包含c軸取向狀態(tài)的結(jié)晶的氧化物半導(dǎo)體(CAAC-OS：C-Axis Aligned Crystalline Oxide Semiconductor：c軸取向結(jié)晶氧化物半導(dǎo)體)，其中在從垂直于a-b面、表面或界面的方向看時具有三角形狀或六角形狀的原子排列。在結(jié)晶中，在從垂直于c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在a-b面上a軸或b軸的方向不同(以c軸為中心回轉(zhuǎn))。

從廣義來理解，CAAC-OS是指包括如下相的非單晶氧化物，在該相中在從垂直于a-b面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，并且在從垂直于c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。

CAAC-OS不是單晶，但是這不意味著只由非晶形成。雖然CAAC-OS包括結(jié)晶部分，但是有時一個結(jié)晶部分與其他結(jié)晶部分的邊界不明確。

也可以用氮取代CAAC-OS所包含的氧的一部分。另外，CAAC-OS所包含的結(jié)晶部分的c軸也可以取向為固定的方向(例如，垂直于形成有CAAC-OS的襯底的表面或CAAC-OS的表面等的方向)。此外，CAAC-OS所包含的結(jié)晶部分的a-b面的法線也可以取向為固定的方向(例如，垂直于形成有CAAC-OS的襯底的表面或CAAC-OS的表面的方向)。

CAAC-OS根據(jù)其組成等而使可見光透過或不透過。

作為上述CAAC-OS的例子，也可以舉出一種結(jié)晶，該結(jié)晶被形成為膜狀，并且在從垂直于膜表面或支撐襯底表面的方向看時具有三角形或六角形的原子排列，并且在觀察其膜截面時確認(rèn)到金屬原子排列為層狀或金屬原子及氧原子(或氮原子)排列為層狀。

接著，對根據(jù)本發(fā)明的半導(dǎo)體裝置所具有的晶體管的具體結(jié)構(gòu)實例進(jìn)行說明。

圖13A所示的晶體管是溝道蝕刻結(jié)構(gòu)的底柵型晶體管。

并且，圖13A所示的晶體管包括：形成在絕緣表面上的柵電極(柵極)1602；柵電極1602上的柵極絕緣膜1603；在柵極絕緣膜1603上與柵電極1602重疊的半導(dǎo)體膜1604；以及形成在半導(dǎo)體膜1604上的導(dǎo)電膜1605及導(dǎo)電膜1606。該晶體管還可以包括形成在半導(dǎo)體膜1604、導(dǎo)電膜1605及導(dǎo)電膜1606上的絕緣膜1607。

另外，圖13A所示的晶體管還可以包括在與半導(dǎo)體膜1604重疊的位置形成在絕緣膜1607上的背柵電極。

圖13B所示的晶體管是溝道保護(hù)結(jié)構(gòu)的底柵型晶體管。

圖13B所示的晶體管包括：形成在絕緣表面上的柵電極1612；柵電極1612上的柵極絕緣膜1613；在柵極絕緣膜1613上與柵電極1612重疊的半導(dǎo)體膜1614；形成在半導(dǎo)體膜1614上的溝道保護(hù)膜1618；以及形成在半導(dǎo)體膜1614上的導(dǎo)電膜1615及導(dǎo)電膜1616。該晶體管還可以包括形成在溝道保護(hù)膜1618、導(dǎo)電膜1615及導(dǎo)電膜1616上的絕緣膜1617。

另外，圖13B所示的晶體管還可以包括在與半導(dǎo)體膜1614重疊的位置形成在絕緣膜1617上的背柵電極。

溝道保護(hù)膜1618可以防止在后面的工序中對用作溝道形成區(qū)的半導(dǎo)體膜1614中的一部分造成損傷，諸如蝕刻時的等離子體或蝕刻劑所導(dǎo)致的膜的減少。由此，可以提高晶體管的可靠性。

圖13C所示的晶體管是底接觸結(jié)構(gòu)的底柵型晶體管。

并且，圖13C所示的晶體管包括：絕緣表面上的柵電極1622；柵電極1622上的柵極絕緣膜1623；柵極絕緣膜1623上的導(dǎo)電膜1625、導(dǎo)電膜1626；以及在柵極絕緣膜1623上與柵電極1622重疊且形成在導(dǎo)電膜1625、導(dǎo)電膜1626上的半導(dǎo)體膜1624。并且，該晶體管也可以包括形成在導(dǎo)電膜1625、導(dǎo)電膜1626及半導(dǎo)體膜1624上的絕緣膜1627。

另外，圖13C所示的晶體管還可以包括在與半導(dǎo)體膜1624重疊的位置形成在絕緣膜1627上的背柵電極。

圖13D所示的晶體管是底接觸結(jié)構(gòu)的頂柵型晶體管。

并且，圖13D所示的晶體管包括：絕緣表面上的導(dǎo)電膜1645及導(dǎo)電膜1646；導(dǎo)電膜1645及導(dǎo)電膜1646上的半導(dǎo)體膜1644；形成在半導(dǎo)體膜1644上的柵極絕緣膜1643；以及在柵極絕緣膜1643上與半導(dǎo)體膜1644重疊的柵電極1642。并且，該晶體管也可以包括形成在柵電極1642上的絕緣膜1647。

本實施方式可以與其他實施方式適當(dāng)?shù)亟M合而實施。

實施方式5

圖14示出相當(dāng)于半導(dǎo)體顯示裝置的一個方式的面板的一個例子。圖14所示的面板包括：襯底700；以及襯底700上的像素部701、信號線驅(qū)動電路702、掃描線驅(qū)動電路703以及端子704。

像素部701包括多個像素。各像素包括顯示元件以及用來控制該顯示元件的工作的一個或多個晶體管。掃描線驅(qū)動電路703通過控制對與各像素連接的掃描線的電位供應(yīng)來選擇像素部701中的像素。信號線驅(qū)動電路702控制對像素供應(yīng)由掃描線驅(qū)動電路703選擇的圖像信號。

在圖14所示的面板中，作為掃描線驅(qū)動電路703使用根據(jù)本發(fā)明的一個方式的移位寄存器。在圖14中，通過端子704對掃描線驅(qū)動電路703供應(yīng)電位VEE、電位VSS、電位VDD。

由于掃描線與多個像素連接，所以掃描線需要具有較大的電流供給能力。通過使用根據(jù)本發(fā)明的一個方式的移位寄存器對該掃描線供應(yīng)電位，可以防止供應(yīng)給掃描線的電位的幅度變小。因此，可以降低因供應(yīng)給掃描線的信號幅度小而引起的像素部701的顯示不良，從而可以顯示高清晰度的圖像。

注意，雖然在本實施方式中使用根據(jù)本發(fā)明的一個方式的移位寄存器作為掃描線驅(qū)動電路703，但是也可以使用根據(jù)本發(fā)明的一個方式的移位寄存器作為信號線驅(qū)動電路702。

本實施方式可以與其他實施方式適當(dāng)?shù)亟M合而實施。

實施方式6

可以將根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置用于顯示設(shè)備、個人計算機、具備記錄媒體的圖像再現(xiàn)裝置(典型地是，能夠再現(xiàn)如DVD(Digital Versatile Disc：數(shù)字通用磁盤)等記錄媒體并具有用來顯示其圖像的顯示器的裝置)。此外，作為能夠包括根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置的電子設(shè)備，可以舉出移動電話、游戲機(包括便攜式游戲機)、掌上電腦、電子書閱讀器、例如攝像機和數(shù)碼相機等影像拍攝裝置、護(hù)目鏡型顯示器(頭戴式顯示器)、導(dǎo)航系統(tǒng)、音頻再現(xiàn)裝置(例如，汽車音頻系統(tǒng)和數(shù)字音頻播放器等)、復(fù)印機、傳真機、打印機、多功能打印機、自動柜員機(ATM)、自動售貨機等。圖15A至15E示出這種電子設(shè)備的具體例子。

圖15A示出便攜式游戲機，其包括框體5001、框體5002、顯示部5003、顯示部5004、麥克風(fēng)5005、揚聲器5006、操作鍵5007、觸屏筆5008等。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置用于便攜式游戲機的驅(qū)動電路，可以提供功耗低且工作穩(wěn)定的便攜式游戲機。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置用于顯示部5003或顯示部5004，可以提供高清晰度的便攜式游戲機。注意，雖然圖15A所示的便攜式游戲機具有顯示部5003及顯示部5004兩個顯示部，但是便攜式游戲機所具有的顯示部的數(shù)目不局限于此。

圖15B示出顯示設(shè)備，其包括框體5201、顯示部5202、支架5203等。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置用于顯示設(shè)備的驅(qū)動電路，可以提供功耗低且工作穩(wěn)定的顯示設(shè)備。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體顯示裝置用于顯示部5202，可以提供高清晰度的顯示設(shè)備。注意，顯示設(shè)備是指用于顯示信息的所有顯示設(shè)備，例如用于個人計算機、電視廣播接收以及廣告顯示的顯示設(shè)備。

圖15C示出筆記本式個人計算機，其包括框體5401、顯示部5402、鍵盤5403及指向裝置5404等。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置用于筆記本式個人計算機的驅(qū)動電路，可以提供功耗低且工作穩(wěn)定的筆記本式個人計算機。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體顯示裝置用于顯示部5402，可以提供高清晰度的筆記本式個人計算機。

圖15D示出掌上電腦，其包括第一框體5601、第二框體5602、第一顯示部5603、第二顯示部5604、連接部5605、操作鍵5606等。第一顯示部5603設(shè)置在第一框體5601中，第二顯示部5604設(shè)置在第二框體5602中。第一框體5601與第二框體5602通過連接部5605連接，第一框體5601與第二框體5602之間的角度可以由連接部5605改變。第一顯示部5603中的圖像可以根據(jù)連接部5605的第一框體5601與第二框體5602之間的角度進(jìn)行切換。作為第一顯示部5603和第二顯示部5604中的至少一個也可以使用附加有位置輸入的功能的半導(dǎo)體顯示裝置。注意，可以通過在半導(dǎo)體顯示裝置中設(shè)置觸摸屏來對其添加位置輸入的功能。此外，也可以通過在半導(dǎo)體顯示裝置的像素部中設(shè)置被稱為光電傳感器的光電轉(zhuǎn)換元件來對其添加位置輸入裝置的功能。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置用于掌上電腦的驅(qū)動電路，可以提供功耗低且工作穩(wěn)定的掌上電腦。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體顯示裝置用于第一顯示部5603或第二顯示部5604，也可以提供高清晰度的掌上電腦。

圖15E示出移動電話，其包括框體5801、顯示部5802、聲音輸入部5803、音聲輸出部5804、操作鍵5805、光接收部5806等。通過將接收到光接收部5806的光轉(zhuǎn)換為電信號，可以提取外部的圖像。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置用于移動電話的驅(qū)動電路，可以提供功耗低且工作穩(wěn)定的移動電話。通過將根據(jù)本發(fā)明的一個方式的半導(dǎo)體顯示裝置用于顯示部5802，可以提供高清晰度的移動電話。

本實施方式可以與其他實施方式適當(dāng)?shù)亟M合而實施。

附圖標(biāo)記說明

100：半導(dǎo)體裝置；101：電路；102：晶體管；103：晶體管；104：布線；105：布線；106：布線；107：布線；108：布線；109：晶體管；110：電容器；200：脈沖發(fā)生器；200_1至200_y：脈沖發(fā)生器；201：電路；202：晶體管；203：晶體管；204：晶體管；205：布線；206：布線；207：布線；208：布線；209：布線；210：布線；211：布線；212：布線；213：布線；214：布線；215：晶體管；216：晶體管；217：晶體管；218：晶體管；219：晶體管；220：晶體管；221：晶體管；222：晶體管；223：晶體管；224：電容器；225：電容器；230：電阻；231：電阻；232：實線；233：實線；300：脈沖發(fā)生器；301：電路；302：晶體管；303：晶體管；304：晶體管；305：布線；306：布線；307：布線；308：布線；309：布線；310：布線；311：布線；312：布線；313：布線；314：布線；315：晶體管；316：晶體管；317：晶體管；318：晶體管；319：晶體管；320：晶體管；330：脈沖發(fā)生器；331：電路；332：晶體管；333：晶體管；334：晶體管；335：布線；336：布線；337：布線；338：布線；339：布線；340：布線；341：布線；342：布線；343：布線；344：布線；345：布線；346：晶體管；347：晶體管；348：晶體管；349：晶體管；350：晶體管；351：晶體管；352：晶體管；360：脈沖發(fā)生器；361：電路；362：晶體管；363：晶體管；364：晶體管；365：布線；366：布線；367：布線；368：布線；369：布線；370：布線；371：布線；372：布線；374：布線；375：布線；376：晶體管；377：晶體管；378：晶體管；379：晶體管；380：晶體管；381：晶體管；382：晶體管；400：脈沖發(fā)生器；401：電路；402：晶體管；403：晶體管；404：晶體管；405：布線；406：布線；407：布線；408：布線；409：布線；410：布線；411：布線；412：布線；414：布線；415：布線；416：晶體管；417：晶體管；418：晶體管；419：晶體管；420：晶體管；421：晶體管；422：晶體管；423：晶體管；430：脈沖發(fā)生器；431：電路；432：晶體管；433：晶體管；434：晶體管；435：布線；436：布線；437：布線；438：布線；439：布線；440：布線；441：布線；442：布線；444：布線；445：布線；446：晶體管；447：晶體管；448：晶體管；449：晶體管；450：晶體管；451：晶體管；452：晶體管；453：晶體管；500：反相器；501：電路；502：晶體管；503：晶體管；504：布線；505：布線；506：布線；507：布線；508：布線；509：布線；510：晶體管；511：晶體管；512：晶體管；513：電容器；700：襯底；701：像素部；702：信號線驅(qū)動電路；703：掃描線驅(qū)動電路；704：端子；800：襯底；802：柵極絕緣膜；812：導(dǎo)電膜；813：半導(dǎo)體膜；814：導(dǎo)電膜；815：導(dǎo)電膜；816：導(dǎo)電膜；817：半導(dǎo)體膜；818：導(dǎo)電膜；819：導(dǎo)電膜；820：絕緣膜；821：絕緣膜；822：導(dǎo)電膜；823：接觸孔；824：絕緣膜；825：EL層；826：導(dǎo)電膜；830：晶體管；831：晶體管；832：發(fā)光元件；833：電容器；840：像素；841：驅(qū)動電路；1602：柵電極；1603：柵極絕緣膜；1604：半導(dǎo)體膜；1605：導(dǎo)電膜；1606：導(dǎo)電膜；1607：絕緣膜；1612：柵電極；1613：柵極絕緣膜；1614：半導(dǎo)體膜；1615：導(dǎo)電膜；1616：導(dǎo)電膜；1617：絕緣膜；1618：溝道保護(hù)膜；1622：柵電極；1623：柵極絕緣膜；1624：半導(dǎo)體膜；1625：導(dǎo)電膜；1626：導(dǎo)電膜；1627：絕緣膜；1642：柵電極；1643：柵極絕緣膜；1644：半導(dǎo)體膜；1645：導(dǎo)電膜；1646：導(dǎo)電膜；1647：絕緣膜；5001：框體；5002：框體；5003：顯示部；5004：顯示部；5005：麥克風(fēng)；5006：揚聲器；5007：操作鍵；5008：觸屏筆；5201：框體；5202：顯示部；5203：支架；5401：框體；5402：顯示部；5403：鍵盤；5404：指向裝置；5601：第一框體；5602：第二框體；5603：第一顯示部；5604：第二顯示部；5605：連接部；5606：操作鍵；5801：框體；5802：顯示部；5803：聲音輸入部；5804：聲音輸出部；5805：操作鍵；5806：光接收部。

本申請基于2011年8月29日提交到日本專利局的日本專利申請No.2011-185614，通過引用將其完整內(nèi)容并入在此。