本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域，尤其涉及一種封裝方法及封裝體。

背景技術(shù)：

現(xiàn)有的一些封裝產(chǎn)品，例如QFN產(chǎn)品，會(huì)存在一些沒有裸露的芯片焊盤(exposed pad)或者芯片焊盤(exposed pad)很小的產(chǎn)品。參見圖1，框架包括引腳101及基島102，所述引腳101與預(yù)貼膜103貼合，所述預(yù)貼膜103起到支撐的作用，而由于無暴露的散熱片，框架在放芯片的區(qū)域?yàn)榘胛g刻設(shè)計(jì)，即基島102為半蝕刻，芯片104放置在基島102上，如此一來，芯片104上的打線區(qū)域就處于懸空狀態(tài)，導(dǎo)致無法打線或者打線困難、焊線的作業(yè)性不好。

現(xiàn)有技術(shù)中，解決這一問題的方法是在框架上進(jìn)行預(yù)注膠制程，預(yù)先形成一預(yù)制填充層，以支撐所述基島，避免打線區(qū)域處于懸空狀態(tài)。參見圖2所示，在所述框架底部半蝕刻區(qū)域填充一支撐層105，所述支撐層105支撐所述基島102，形成支撐層105后再進(jìn)行打線，從而避免打線區(qū)域處于懸空狀態(tài)，焊線得到良好的作業(yè)性。

但是，上述方法存在一定的局限性，在框架厚度很薄時(shí)，容納膠水的空間較小，框架會(huì)變形，膠水會(huì)溢出，且進(jìn)行預(yù)注膠制程的良率損失很大，框架變形很難管控，框架越薄，制程中產(chǎn)生的變形越多，溢膠情況很嚴(yán)重。溢出的膠可能會(huì)蔓延到引腳，從而影響產(chǎn)品的性能。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是，提供一種封裝方法及封裝體，其能夠使焊線得到良好的作業(yè)性，且能夠解決超薄基板在生產(chǎn)過程中由于強(qiáng)度太低造成的的一系列作業(yè)困難。

為了解決上述問題，本發(fā)明提供了一種封裝方法，包括如下步驟：提供一載體；在所述載體上形成一個(gè)或多個(gè)焊墊；在所述載體需要設(shè)置芯片的表面覆蓋預(yù)填充層；在所述預(yù)填充層上放置至少一個(gè)芯片；將所述芯片與所述焊墊進(jìn)行引線連接；塑封并去除所述載體，形成封裝結(jié)構(gòu)。

進(jìn)一步，在所述載體上形成一個(gè)或多個(gè)焊墊的方法包括如下步驟：在所述載體表面形成掩膜；圖形化所述掩膜；沉積金屬；去除所述掩膜，形成一個(gè)或多個(gè)焊墊。

進(jìn)一步，所述預(yù)填充層的材料與所述塑封步驟中采用的塑封材料相同。

進(jìn)一步，所述預(yù)填充層的材料為液態(tài)光致阻焊劑。

進(jìn)一步，所述預(yù)填充層上表面與所述焊墊上表面齊平。

進(jìn)一步，所述預(yù)填充層上表面高于所述焊墊上表面，且覆蓋所述焊墊的上表面的一部分。

進(jìn)一步，所述載體的裸露表面均覆蓋預(yù)填充層。

本發(fā)明還提供一種封裝體，包括一個(gè)或多個(gè)焊墊及至少一個(gè)芯片，在所述芯片的設(shè)置區(qū)域具有一預(yù)填充層，所述芯片設(shè)置在所述預(yù)填充層上。

進(jìn)一步，所述預(yù)填充層的材料與所述封裝體的塑封材料相同。

進(jìn)一步，所述預(yù)填充層的材料為液態(tài)光致阻焊劑。

進(jìn)一步，所述預(yù)填充層上表面與所述焊墊上表面齊平。

進(jìn)一步，所述預(yù)填充層上表面高于所述焊墊上表面，且覆蓋所述焊墊的上表面的一部分。

進(jìn)一步，所述焊墊上下表面形狀相同。

本發(fā)明的優(yōu)點(diǎn)在于：

(1)QFN的設(shè)計(jì)不再被暴露散熱片所限制。

(2)可以解決焊線打在芯片懸空基島的問題，使焊線得到良好的作業(yè)性。

(3)本發(fā)明的封裝方法可以得到在切割道上無金屬的設(shè)計(jì)，從而可以提高排布密度，也可以提高切割刀子的使用壽命，進(jìn)而節(jié)省成本。

(4)由于這個(gè)設(shè)計(jì)并沒有傳統(tǒng)意義上的較厚的框架，因而可以得到較薄的封裝體。

(5)由于采用了載體作業(yè)，可以對(duì)超薄基板產(chǎn)品的基板進(jìn)行替代，解決超薄基板在生產(chǎn)過程中由于強(qiáng)度太低造成的的一系列作業(yè)困難。

附圖說明

圖1是現(xiàn)有的QFN封裝體的結(jié)構(gòu)示意圖；

圖2是現(xiàn)有的解決基島懸空的方法的示意圖；

圖3是本發(fā)明封裝方法第一具體實(shí)施方式的步驟示意圖；

圖4A～圖4G是本發(fā)明封裝方法第一具體實(shí)施方式的工藝流程圖；

圖5A～圖5D是焊墊的制作方法的工藝流程圖；

圖6是本發(fā)明封裝方法第二具體實(shí)施方式的步驟示意圖；

圖7A～圖7F是本發(fā)明封裝方法第二具體實(shí)施方式的工藝流程圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明提供的封裝方法及封裝體的具體實(shí)施方式做詳細(xì)說明。

參見圖3，本發(fā)明封裝方法第一具體實(shí)施方式包括如下步驟：步驟S30：提供一載體；步驟S31：在所述載體上形成一個(gè)或多個(gè)焊墊；步驟S32：在所述載體需要設(shè)置芯片的表面覆蓋預(yù)填充層；步驟S33：在所述預(yù)填充層上放置至少一個(gè)芯片；步驟S34：將所述芯片與所述焊墊進(jìn)行引線連接；步驟S35：塑封；步驟S36：去除所述載體，形成封裝結(jié)構(gòu)。

圖4A～圖4G所示為本發(fā)明封裝方法第一具體實(shí)施方式的工藝流程圖。

參見步驟S30及圖4A，提供一載體400。在本具體實(shí)施方式中，所述載體400為碳素鋼。本領(lǐng)域技術(shù)人員可從現(xiàn)有技術(shù)中獲得所述載體400的材料組成，本發(fā)明并不限于碳素鋼。

參見步驟S31及圖4B，在所述載體400上形成一個(gè)或多個(gè)焊墊401。在本具體實(shí)施方式中，多個(gè)所述焊墊401間隔設(shè)置，在至少兩個(gè)焊墊401之間，可設(shè)置芯片。在本發(fā)明其他具體實(shí)施方式中，多個(gè)所述焊墊401均設(shè)置在芯片的一側(cè)。

本發(fā)明形成所述焊墊401的方法可以采用掩膜法形成，所述掩膜法包括如下步驟：

參見圖5A，在所述載體400的表面涂覆掩膜500。

參見圖5B，圖形化所述掩膜層500，使得所述載體400需要制作焊墊的區(qū)域暴露。

參見圖5C，沉積金屬501。

參見圖5D，去除所述掩膜500及掩膜500表面的金屬，形成一個(gè)或多個(gè)焊墊401。

參見步驟S32及圖4C，在所述載體400需要設(shè)置芯片的表面覆蓋預(yù)填充層402。在本具體實(shí)施方式中，所述預(yù)填充層402的材料與后續(xù)塑封步驟中采用的塑封材料相同，則在后續(xù)塑封步驟后，所述塑封材料與所述預(yù)填充層402可成為一體。在本具體實(shí)施方式中，所述載體400的裸露表面均覆蓋所述預(yù)填充層402。所述預(yù)填充層402的上表面與所述焊墊401的上表面齊平。在本發(fā)明其他具體實(shí)施方式中，所述預(yù)填充層402僅覆蓋載體400需要設(shè)置芯片的表面，載體400不需要設(shè)置芯片的表面并不覆蓋預(yù)填充層402。

參見步驟S33及圖4D，在所述預(yù)填充層402上放置至少一個(gè)芯片403。所述芯片403可以設(shè)置在多個(gè)焊墊401之間，例如兩個(gè)相鄰的焊墊401之間，也可以設(shè)置在多個(gè)所述焊墊401的同一側(cè)，本文對(duì)此不進(jìn)行限制。在該步驟中，由于芯片403放置區(qū)域有預(yù)填充層402支撐，并非處于懸空狀態(tài)，所以在后續(xù)制程中不會(huì)出現(xiàn)現(xiàn)有技術(shù)中的問題。

參見步驟S34及圖4E，將所述芯片403與所述焊墊401采用引線404連接，引線連接工藝為常規(guī)打線工藝，本文不再贅述。

參見步驟S35圖4F，塑封。在該步驟中，采用塑封材料塑封芯片403、焊墊401、引線403及預(yù)填充層402，塑封的方法為常規(guī)方法，本文不再贅述。

參見步驟S36圖4G，去除所述載體400，形成封裝結(jié)構(gòu)。去除載體400的方法為常規(guī)方法，本文不再贅述。

本發(fā)明封裝方法還提供一第二具體實(shí)施方式，所述第二具體實(shí)施方式與第一具體實(shí)施方式的區(qū)別在于，形成預(yù)填充層的材料不同。在第二具體實(shí)施方式中，形成預(yù)填充層的材料為液態(tài)光致阻焊劑。第二具體實(shí)施方式的步驟如下。

第二具體實(shí)施方式形成焊墊的方法與第一具體實(shí)施方式相同，請(qǐng)參見上述描述及附圖4A～4B。形成預(yù)填充層的方法請(qǐng)參見如下步驟。

參見步驟S60及圖7A，在所述載體400及焊墊401表面涂覆預(yù)填充層702，所述預(yù)填充層702的材料為液態(tài)光致阻焊劑，所述液態(tài)光致阻焊劑俗稱綠漆。在本具體實(shí)施方式中，所述預(yù)填充層702覆蓋所述載體400及焊墊401表面，在其他具體實(shí)施方式中，所述預(yù)填充層702覆蓋所述載體400裸露的表面或者需要設(shè)置芯片的表面。所述涂覆預(yù)填充層702的方法可以為涂布及烘烤。

參見步驟S61及圖7B，圖形化所述預(yù)填充層702，暴露出焊墊401的上表面。所述圖形化的方法為本領(lǐng)域的常規(guī)方法，所述焊墊401的上表面可以全部暴露，也可以部分暴露。在本具體實(shí)施方式中，所述焊墊401的上表面部分暴露，進(jìn)而使得所述預(yù)填充層702上表面高于所述焊墊401上表面，且覆蓋所述焊墊401的上表面的一部分。

參見步驟S62及圖7C，在所述預(yù)填充層702上放置至少一個(gè)芯片703。所述芯片703可以設(shè)置在多個(gè)焊墊401之間，例如兩個(gè)相鄰的焊墊401之間，也可以設(shè)置在多個(gè)所述焊墊401的同一側(cè)，本文對(duì)此不進(jìn)行限制。在該步驟中，由于芯片703放置區(qū)域有預(yù)填充層702支撐，并非處于懸空狀態(tài)，所以在后續(xù)制程中不會(huì)出現(xiàn)現(xiàn)有技術(shù)中的問題。

參見步驟S63及圖7D，將所述芯片703與所述焊墊401采用引線704連接，引線連接工藝為常規(guī)打線工藝，本文不再贅述。

參見步驟S64圖7E，塑封。在該步驟中，塑封芯片703、焊墊401、引線703及預(yù)填充層702，塑封的方法為常規(guī)方法，本文不再贅述。

參見步驟S65圖7F，去除所述載體400，形成封裝結(jié)構(gòu)。去除載體400的方法為常規(guī)方法，本文不再贅述。

本發(fā)明還提供一種封裝體，參見圖4G，所述封裝體包括一個(gè)或多個(gè)焊墊401及至少一個(gè)芯片403，在所述芯片403的設(shè)置區(qū)域具有一預(yù)填充層402，所述芯片403設(shè)置在所述預(yù)填充層402上，所述芯片通過引線404與焊墊401電連接?？梢钥吹?，在本實(shí)施例中，所述芯片403是與所述預(yù)填充層402兩者之間是直接接觸，沒有其他結(jié)構(gòu)存在。在本具體實(shí)施方式中，所述預(yù)填充層402的材料與所述封裝體的塑封材料相同，所述預(yù)填充,402上表面與所述焊墊401上表面齊平。由于本發(fā)明所述焊墊401是如上述方法形成，所以所述焊墊401呈一字型，即上下表面形狀相同，且其下表面全部裸露于所述封裝體的下表面。所述芯片403設(shè)置在所述焊墊401之間，例如。兩個(gè)相鄰的焊墊401之間，或者所述芯片403設(shè)置在所述焊墊401的同一側(cè)。

參見圖7F，在本發(fā)明封裝體的另一個(gè)具體實(shí)施方式中，所述封裝體包括一個(gè)或多個(gè)焊墊401及至少一個(gè)芯片703，在所述芯片703的設(shè)置區(qū)域具有一預(yù)填充層702，所述芯片703設(shè)置在所述預(yù)填充層702上，所述芯片通過引線704與所述焊墊401電連接。所述預(yù)填充層702的材料為液態(tài)光致阻焊劑。所述預(yù)填充層702上表面高于所述焊墊401上表面，且覆蓋所述焊墊401的上表面的一部分。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。