本實用新型涉及半導體微電子技術領域。更具體地，涉及一種CMOS集成電路的防ESD的二極管及包含其的保護電路。

背景技術：

物體表面靜止不動的電荷稱為靜電，靜電電壓通常是指帶電體與大地之間的電位差，將大地作為零電位，靜電帶電體的電位顯然有正有負，帶電體帶正電荷時電位為正，帶電體帶負電荷時電位為負，通常說的靜電電壓是指其絕對值。物體上帶靜電，盡管所帶電量不多，但電位卻很高，有幾千伏到上萬伏。如此高的電壓在靜電放電時會產(chǎn)生瞬態(tài)大電流，ESD人體模型靜電電壓與瞬態(tài)電流關系如圖1所示。當帶電的物體與導電通路接觸時，這些電荷會通過導電通路失放，使通路的高阻處發(fā)生結構性損傷，這就是靜電放電 (Electro-static Discharge，ESD)損傷。

靜電放電造成器件的失效模式有兩種：致命失效和參數(shù)退化失效。致命失效：經(jīng)靜電放電后器件一個或多個參數(shù)發(fā)生大的突變，使器件失效，如半導器件PN結局部擊穿，保護二極管邊緣熔融損傷，柵穿通等；參數(shù)退化失效：當靜電體靜電能量不足已使高阻區(qū)如PN結或柵氧化層形成熔融通道造成局部損傷，使器件參數(shù)退化，對器件使用過程中造成隱患。

靜電放電會對器件造成損傷，統(tǒng)計表明MOS器件失效器件中20—50％是由靜電放電造成。CMOS集成電路輸入端是兩個MOS晶體管的柵極引線的共同連接點。每個MOS晶體管的柵極與溝道間隔一層二氧化硅層，二氧化硅層的臨界擊穿電場強度為(7-10)×10⁶v/cm。標準抗輻射加固CMOS電路柵氧化層厚度為50nm左右。擊穿電壓為35V-50V。等效輸入電阻達到10¹⁰Ω左右。輸入電容為5pf左右。如果制造工藝有缺陷，則擊穿電壓還要降低，對于這種高輸入阻抗的輸入端，只要外界有很小的感應電荷，都可能在輸入端，迅速積累電荷而建立相當高的電壓。如果建立起來的電壓值超出二氧化硅所承受擊穿電壓值，則可能發(fā)生介質擊穿，致使電路遭到永久性損壞。

對靜電放電(ESD)失效器件分析發(fā)現(xiàn)：大部分都是對地保護二極管損傷，損壞損傷機理為二極管邊緣部分過流燒毀。隨著金屬氧化物半導體(MOS) 器件集成度的提高，集成電路芯片面臨著嚴重的靜電放電(ESD)威脅，而目前采用的ESD保護電路由于電流集邊效應等原因，普遍存在著抗靜電能力有限、占用較大芯片面積等問題。

因此，需要一種對CMOS集成電路進行抗靜電放電(ESD)的二極管及包含該二極管的保護電路。

技術實現(xiàn)要素：

本實用新型的一個目的在于提供一種防靜電放電的二極管。

為達到上述目的，本實用新型采用下述技術方案：

一種防靜電放電的二極管，包括：

第一導電類型的半導體襯底；

在襯底上形成的第二導電類型的阱區(qū)；

在阱區(qū)上形成的第一導電類型的摻雜區(qū)；

在摻雜區(qū)的面積一定的情況下，摻雜區(qū)的形狀為使摻雜區(qū)具有高周長/面積比的形狀；定義單位面積方形摻雜區(qū)的周長為4，摻雜區(qū)具有的周長/面積比為4，周長/面積比大于4為高周長/面積比；

其中第一導電類型與第二導電類型相反。

優(yōu)選地，在阱區(qū)形成引線孔，作為二極管的正極；在摻雜區(qū)形成引線孔，作為二極管的負極；襯底形成引線孔，用于與電源正極V_DD相連，使襯底與阱區(qū)形成的PN結處于反向偏壓狀態(tài)，對二極管起到隔離作用；引線孔尺寸為 8μm。

優(yōu)選地，摻雜區(qū)形狀為條形結構。

優(yōu)選地，摻雜區(qū)形狀為指形結構。

進一步優(yōu)選地，摻雜區(qū)形狀為指形結構，指形結構包括一個橫向條形結構和與橫向條形結構一體的且位于橫向條形結構同側/異側的至少兩個豎向條形結構。

優(yōu)選地，條形結構寬度為12μm。

優(yōu)選地，條形/指形結構的長度為寬度的5～12倍；摻雜區(qū)長度太長會造成壓降增大，影響電流的分布，設計條形結構長度為電流下降為1/e時的長度。

根據(jù)半導體理論，二極管正向壓降減少KT/q(0.026V)，電流下降1/e倍，且壓降越大，電流越小。

其中，K為玻爾茲曼常數(shù)8.62×10^-5電子伏；T為絕對溫度300K；q為電子電荷。

優(yōu)選地，阱區(qū)摻雜為硼，表面濃度為8×10¹⁵/cm³～1×10¹⁶/cm³；摻雜區(qū)摻雜為磷，表面濃度大于1×10²⁰/cm³。

優(yōu)選地，第一導電類型為P型，第二導電類型為N型；或第一導電類型為N型，第二導電類型為P型。

本實用新型的另一個目的在于提供一種包括CMOS集成電路防ESD二極管的保護電路。

一種CMOS集成電路的防靜電放電的保護電路，其中：

CMOS集成電路的輸入端與輸入保護電阻相連作為保護電路輸入端；

第一二極管的負極和第二二極管的正極與保護電阻靠近保護電路輸入端的一端相連；第三二極管的負極和第四二極管的正極與保護電阻遠離保護電路輸入端的一端相連；第五二極管的負極和第六二極管的正極與保護電路輸出端相連；

第一、第三和第五二極管的正極接地；第二、第四和第六二極管的負極與電源正極V_DD相連；

第一和第二二極管為防靜電放電的二極管。

本實用新型的有益效果如下：

本實用新型中的一種防靜電放電的二極管，在相同的二極管面積的情況下，增大了二極管周長，使摻雜區(qū)具有高周長/面積比，提高了二極管電流容量，增強二極管靜電放電能力，且具有小的輸入電容，解決因靜電放電(ESD)引起的器件損傷；一種含有防靜電放電二極管的CMOS集成電路的保護電路，減少了輸入端電容，提高了CMOS集成電路抗靜電放電(ESD)能力。

附圖說明

下面結合附圖對本實用新型的具體實施方式作進一步詳細的說明。

圖1示出ESD人體模型靜電電壓與瞬態(tài)電流關系。

圖2示出現(xiàn)有技術中保護二極管平面圖。

圖3示出現(xiàn)有技術中保護二極管剖面圖。

圖4示出示例中防靜電放電的二極管平面圖。

圖5示出示例中防靜電放電的二極管平面圖。

圖6示出含有防靜電放電二極管的CMOS集成電路的保護電路圖。

具體實施方式

為了更清楚地說明本實用新型，下面結合優(yōu)選實施例和附圖對本實用新型做進一步的說明。附圖中相似的部件以相同的附圖標記進行表示。本領域技術人員應當理解，下面所具體描述的內容是說明性的而非限制性的，不應以此限制本實用新型的保護范圍。

為了克服現(xiàn)有技術的不足，提供一種提高CMOS集成電路抗靜電放電 (ESD)能力的二極管結構，解決因靜電放電(ESD)引起的器件損傷，減少輸入端電容，提高CMOS集成電路抗靜電放電(ESD)能力，本實用新型提出一種CMOS集成電路的防靜電放電的二極管，包括：第一導電類型的半導體襯底；在襯底上形成的第二導電類型的阱區(qū)；在阱區(qū)上形成的第一導電類型的摻雜區(qū)；在摻雜區(qū)的面積一定的情況下，摻雜區(qū)的形狀為使摻雜區(qū)具有高周長/面積比的形狀；定義單位面積方形摻雜區(qū)的周長為4，摻雜區(qū)具有的周長/面積比為4，周長/面積比大于4為高周長/面積比；其中第一導電類型與第二導電類型相反。

本實用新型中，在阱區(qū)形成引線孔，作為二極管的正極；在摻雜區(qū)形成引線孔，作為二極管的負極；襯底形成引線孔，用于與電源正極V_DD相連，使襯底與阱區(qū)形成的PN結處于反向偏壓狀態(tài)，對二極管起到隔離作用；引線孔尺寸為8μm。

本實用新型中，摻雜區(qū)形狀為條形結構或為指形結構。其中，指形包括一個橫向條形結構和與橫向條形結構一體的且位于橫向條形結構同側/異側的至少兩個豎向條形結構。根據(jù)半導體理論，二極管正向壓降減少KT/q(0.026V)，電流下降1/e倍，且壓降越大，電流越小。其中，K為玻爾茲曼常數(shù)8.62×10^-5電子伏；T為絕對溫度300K；q為電子電荷。本實用新型中，條形結構寬度為 12μm。條形/指形結構的長度為寬度的5～12倍；摻雜區(qū)長度太長會造成壓降增大，影響電流的分布，設計條形結構長度為電流下降為1/e時的長度。

本實用新型中，阱區(qū)摻雜為硼，表面濃度為8×10¹⁵/cm³～1×10¹⁶/cm³；摻雜區(qū)摻雜為磷，表面濃度大于1×10²⁰/cm³。第一導電類型為P型，第二導電類型為N型；或第一導電類型為N型，第二導電類型為P型。

本實用新型的另一個目的在于提供一種包括CMOS集成電路防ESD二極管的保護電路。一種CMOS集成電路的防靜電放電的保護電路，其中：CMOS 集成電路的輸入端與輸入保護電阻相連作為保護電路輸入端；第一二極管的負極和第二二極管的正極與保護電阻靠近保護電路輸入端的一端相連；第三二極管的負極和第四二極管的正極與保護電阻遠離保護電路輸入端的一端相連；第五二極管的負極和第六二極管的正極與保護電路輸出端相連；第一、第三和第五二極管的正極接地；第二、第四和第六二極管的負極與電源正極 V_DD相連；第一和第二二極管為防靜電放電的二極管。

下面結合一個示例進行說明。示例中，摻雜區(qū)形狀為為指形結構，優(yōu)選指的數(shù)量為3個；第一導電類型為N型，第二導電類型為P型。

如圖2、圖3所示，現(xiàn)有技術中的二極管是器件制造過程中，同時形成的，不需要增加工藝。該二極管包括：第一導電類型的半導體襯底N^-區(qū)、在襯底上形成的第二導電類型的阱區(qū)P^-區(qū)和在阱區(qū)上形成的第一導電類型的摻雜區(qū) N⁺區(qū)。N^-區(qū)為器件襯底，形成二極管的隔離結構，P^-區(qū)為器件P阱，N⁺區(qū)與 NMOS源漏區(qū)同時形成N⁺P^-形成保護二極管。該結構等效于NPN晶體管，二極管的正極為P^-區(qū)。相當于晶體管基區(qū)。二極管電流通過基區(qū)流向表面的電極。由于基區(qū)寬度非常窄，只有幾個微米，橫向電阻非常大，在電流通過時形成電壓降，電流越大，壓降越大、由于電壓降原因，造成二極管電流邊緣部分比中間部分大，越靠中間電流越小，當電壓降大于0.7伏時，電流變?yōu)榱悖@種現(xiàn)象叫電流集邊效應，二級管中間部分，無電流通過時形成無效面積。

如圖4、圖5所示，一種防靜電放電的二極管，該二極管包括：第一導電類型的半導體襯底N^-區(qū)、在襯底上形成的第二導電類型的阱區(qū)P^-區(qū)和在阱區(qū)上形成的第一導電類型的摻雜區(qū)N⁺區(qū)。在摻雜區(qū)的面積一定的情況下，摻雜區(qū)的形狀為使摻雜區(qū)具有高周長/面積比的形狀。本示例中，摻雜區(qū)形狀為指形結構，指的數(shù)量為3個，指形結構寬度為12μm。指形結構的長度為寬度的 5～12倍。N^-區(qū)為器件襯底，形成二極管的隔離結構，P^-區(qū)為器件P阱，N⁺區(qū)與 NMOS源漏區(qū)同時形成，N⁺P^-形成保護二極管。普通二極管電流方向是垂直的，由于該二極管的P^-區(qū)電極是由表面引出的，因此電流是由N⁺區(qū)到P^-區(qū)后經(jīng)過窄長的橫向P^-區(qū)后再到表面電極。橫向的P-區(qū)非常窄，只有幾個微米，電阻很大，電流經(jīng)過時會形成壓降。

靜電放電(ESD)特性為瞬態(tài)大電流，而且靠近PN結邊緣電流大，中間電流小甚至沒有電流經(jīng)過，這種現(xiàn)象叫電流集邊效應。常規(guī)的方形保護二極管中間部分無電流，為無效面積，邊緣電流集中，一旦超出電流密度的極限，二極管就會被損壞。本實用新型的二極管結構N⁺區(qū)為齒條型結構，此結構可基本消除電流集邊效應，對于同樣的二極管面積此結構二極管周長增加一倍以上，電流容量也相應的增加。

本實用新型的二極管是在CMOS集成電路加工過程中同時制造出來的，不需要增加工藝。

本示例中，N型(100)硅單晶片，電阻率ρ＝2～4Ω/cm。在阱區(qū)形成引線孔，作為二極管的正極；在摻雜區(qū)形成引線孔，作為二極管的負極；襯底形成引線孔，用于與電源正極V_DD相連，使襯底與阱區(qū)形成的PN結處于反向偏壓狀態(tài)，對二極管起到隔離作用；由于CMOS電路設計尺寸比較寬，引線孔尺寸為8μm。P^-區(qū)與CMOS電路制造工藝P阱區(qū)同時形成，摻雜為硼，表面濃度為8×10¹⁵/cm³～1×10¹⁶/cm³；N⁺區(qū)與CMOS集成電路的NMOS源漏區(qū)同時形成，摻雜區(qū)摻雜為磷，表面濃度大于1×10²⁰/cm³。第一導電類型為P 型，第二導電類型為N型；或第一導電類型為N型，第二導電類型為P型。

應注意的是，指形的摻雜區(qū)也不能太長、也不能太細。因為作為摻雜區(qū)若太長的話，就會在摻雜區(qū)的縱向產(chǎn)生壓降，致使指形結構縱向的注入電流不均勻；若太細的話，就會在摻雜區(qū)的指形結構橫向產(chǎn)生壓降，致使橫向的注入電流不均勻。這就是說，若指形結構太長或太細的話，都不能有效的利用整個摻雜區(qū)，難以增大總的電流。當然，摻雜區(qū)的注入電流密度也不能過大，即摻雜區(qū)單位周長的電流不能超過一定的容量，否則就使二極管的總體性能下降。

請注意，上述示例中的各層的導電類型可以統(tǒng)一變?yōu)橄喾吹念愋停材軌驅崿F(xiàn)本實用新型的防靜電放電功能。

需要說明的是，N⁺代表N型導電類型重摻雜，N^-代表N型導電類型輕摻雜，P^-代表P型導電類型輕摻雜。這里，重摻雜和輕摻雜是相對的概念，表示重摻雜的摻雜濃度大于輕摻雜的摻雜濃度，而并非對具體摻雜濃度范圍的限定。

靜電放電(ESD)保護網(wǎng)絡的主要功能：是在每一個引腳靜電放電的情況下，提供一個具有合適的電壓限制的大電流網(wǎng)絡。在合適的電壓限制下，器件在靜電放電(ESD)時間域中的電壓要限制在脈沖安全工作區(qū)之內。這樣靜電放電(ESD)保護網(wǎng)絡不僅應提供靜電放電電流路徑，而且要保證限制此電壓，低于每個引腳，允許的絕對最大值。

如圖6所示，為了實現(xiàn)上述功能，本實用新型還提出一種CMOS集成電路的防靜電放電的保護電路，其中：CMOS集成電路的輸入端與輸入保護電阻R相連作為保護電路輸入端；第一二極管D1的負極和第二二極管D2的正極與保護電阻靠近保護電路輸入端的一端相連；第三二極管D3的負極和第四二極管D4的正極與保護電阻遠離保護電路輸入端的一端相連；第五二極管 D5的負極和第六二極管D6的正極與保護電路輸出端相連；第一、第三和第五二極管(D1、D3、D5)的正極接地；第二、第四和第六二極管(D2、D4、 D6)的負極與電源正極V_DD相連。

對靜電放電(ESD)失效器件分析發(fā)現(xiàn)：大部分都是第一個或第二個保護二極管損傷，損壞損傷機理為二極管邊緣部分過流燒毀。本實用新型中，第一和第二二極管(D1、D2)為防靜電放電的二極管。

顯然，本實用新型的上述實施例僅僅是為清楚地說明本實用新型所作的舉例，而并非是對本實用新型的實施方式的限定，對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動，這里無法對所有的實施方式予以窮舉，凡是屬于本實用新型的技術方案所引伸出的顯而易見的變化或變動仍處于本實用新型的保護范圍之列。