国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      碳化硅半導(dǎo)體器件及其制備方法與流程

      文檔序號:12724840閱讀:753來源:國知局
      碳化硅半導(dǎo)體器件及其制備方法與流程

      本發(fā)明屬于碳化硅半導(dǎo)體器件領(lǐng)域,具體涉及一種碳化硅半導(dǎo)體器件及其制備方法。



      背景技術(shù):

      碳化硅(SiC)作為一種新興的第三代半導(dǎo)體材料,具有優(yōu)良的物理和電學(xué)特性。在電動汽車、軌道交通、智能電網(wǎng)、綠色能源等領(lǐng)域有著廣泛的應(yīng)用前景。

      SiC IGBT(絕緣柵雙極型晶體管)器件兼具M(jìn)OSFET(金氧半場效晶體管)器件開關(guān)速度快和BJT(雙極型三極管)器件導(dǎo)通電阻小的特點,在電力電子領(lǐng)域具有廣泛的應(yīng)用前景。通過利用漂移區(qū)電導(dǎo)調(diào)制作用,IGBT的漂移區(qū)電阻相對于MOSFET大幅降低。作為一種功率器件,IGBT需要更厚、更低摻雜的外延漂移區(qū)支撐更高的電壓,因此SiC IGBT器件的漂移區(qū)壓降仍然較高,限制了SiC IGBT器件的應(yīng)用。



      技術(shù)實現(xiàn)要素:

      (一)要解決的技術(shù)問題

      本發(fā)明的目的在于提供一種碳化硅半導(dǎo)體器件及其制備方法,以解決上述的至少一項技術(shù)問題。

      (二)技術(shù)方案

      根據(jù)本發(fā)明的一方面,提供了一種碳化硅半導(dǎo)體器件,由多個元胞并聯(lián)形成,各所述元胞結(jié)構(gòu)包括:

      一p+襯底;

      一外延層,位于所述p+襯底之上;

      兩個離子注入的n勢壘區(qū),分別疊置于所述外延層上兩側(cè);

      兩個離子注入的p+屏蔽區(qū),分別疊置在各所述n勢壘區(qū)之上;

      兩個p+基區(qū),分別與各所述p+屏蔽區(qū)相鄰;

      兩個n+源區(qū),分別疊置在各所述p+基區(qū)之上,且與所述p+基區(qū)相鄰。

      優(yōu)選地,所述元胞結(jié)構(gòu)還包括:

      一集電極層,位于所述p+襯底之下;

      兩個發(fā)射極,分別位于各所述p+基區(qū)和各n+源區(qū)之上;

      一柵氧化層,位于所述兩個n+源區(qū)之上;

      一柵電極,位于所述柵氧化層之上。

      優(yōu)選地,所述n勢壘區(qū)的注入離子為N或者P,注入離子的摻雜濃度為5×1016cm-3~3×1017cm-3,其中3×1017也可以表示為3.00E+017。

      優(yōu)選地,兩個所述n勢壘區(qū)的間距(即勢壘間距)為1μm~8μm。

      優(yōu)選地,所述p+屏蔽區(qū)的注入離子為Al或者B,注入離子的摻雜濃度為5×1017cm-3~1×1019cm-3。

      優(yōu)選地,兩個所述p+屏蔽區(qū)的間距為8μm~16μm。

      優(yōu)選地,所述外延層包括:n緩沖層和n-漂移區(qū),所述n緩沖層位于所述p+襯底上方,n-漂移區(qū)位于n緩沖層上方;所述n緩沖層厚度為1μm~5μm,注入離子包括N或者P,注入離子的摻雜濃度為5×1016cm-3~1×1018cm-3;n-漂移區(qū)厚度大于100μm,注入離子包括N或者P,注入離子的摻雜濃度小于5×1014em-3。

      根據(jù)本發(fā)明的另一方面,還提供了一種碳化硅半導(dǎo)體器件的制備方法,包括:

      S1、在p+襯底上生長外延層;

      S2、在所述外延層上通過離子注入在外延層兩側(cè)形成n勢壘區(qū);

      S3、在各所述n勢壘區(qū)上通過離子注入形成p+屏蔽區(qū);

      S4、在各所述p+屏蔽區(qū)上通過離子注入形成n+源區(qū);

      S5、在各n+源區(qū)的外側(cè)通過離子注入形成p+基區(qū)。

      優(yōu)選地,步驟S5之后還包括:

      S61、在所述n+源區(qū)上通過生長柵氧化層;

      S62、在所述柵氧化層兩側(cè)生長發(fā)射極;

      S63、在所述柵氧化層上生長柵電極;

      S64、在所述p+襯底下方生長集電極層。

      優(yōu)選地,在所述步驟S2~S5中離子注入后均退火激活,且退火激活的溫度均為1500℃以上。

      (三)有益效果

      本發(fā)明提供的碳化硅半導(dǎo)體器件,相較于常規(guī)IGBT器件,有以下優(yōu)點:

      1、該碳化硅半導(dǎo)體器件可應(yīng)用于高壓領(lǐng)域,具有良好的導(dǎo)通特性和開關(guān)特性。該結(jié)構(gòu)具有制備過程與現(xiàn)有工藝兼容,器件導(dǎo)通特性明顯優(yōu)于常規(guī)的碳化硅IGBT的特點。

      2、本發(fā)明在常規(guī)IGBT器件的基礎(chǔ)上,利用離子注入,在器件內(nèi)部形成空穴勢壘,提高發(fā)射極注入比,形成注入增強效應(yīng),大幅提高器件導(dǎo)通性能。

      附圖說明

      圖1為本發(fā)明實施例的元胞結(jié)構(gòu)示意圖;

      圖2為本發(fā)明實施例的步驟流程圖;

      圖3為本發(fā)明實施例的碳化硅器件和常規(guī)碳化硅IGBT器件的輸出特性曲線對比示意圖;

      圖4A為本發(fā)明實施例的碳化硅器件在正向?qū)顟B(tài)下器件頂部的電子分布圖;

      圖4B為常規(guī)碳化硅IGBT器件在正向?qū)顟B(tài)下器件頂部的電子分布圖;

      圖5為本發(fā)明實施例的碳化硅器件阻斷電壓隨n勢壘區(qū)摻雜和勢壘間距改變的示意圖。

      具體實施方式

      在本發(fā)明中,“上”、“下”、“相鄰”、“之下”或“之上”等方向用語,僅是參考附加圖式的方向,其中“上”、“下”、“之下”或“之上”表示與單一或多個元件間的接觸與非接觸。使用的這些方向用語是用來說明,而并非用來限制本發(fā)明。

      為降低碳化硅IGBT器件的高漂移區(qū)電阻,降低器件的導(dǎo)通壓降,提高碳化硅IGBT器件的導(dǎo)通能力。本發(fā)明提供了一種碳化硅器件結(jié)構(gòu),該器件可應(yīng)用于高壓狀態(tài)如牽引傳動及智能電網(wǎng)等場合,此外該器件還能大幅增加器件導(dǎo)通過程中漂移區(qū)的載流子濃度,使器件導(dǎo)通時具有極低的漂移區(qū)導(dǎo)通電阻。

      為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白,以下結(jié)合具體實施例,并參照附圖,對本發(fā)明作進(jìn)一步的詳細(xì)說明。

      本發(fā)明實施例的一方面,提供了一種碳化硅半導(dǎo)體器件,由多個元胞并聯(lián)形成,圖1為本發(fā)明實施例的元胞結(jié)構(gòu)示意圖,如圖1所示,每個元胞結(jié)構(gòu)包括:一p+襯底1;一外延層,位于所述p+襯底1之上,包括n緩沖層2和n-漂移區(qū)3;兩個離子注入的n勢壘區(qū)8,分別疊置于所述外延層上兩側(cè);兩個離子注入的p+屏蔽區(qū)7,分別疊置在各所述n勢壘區(qū)8之上;兩個p+基區(qū)6,分別與各所述p+屏蔽區(qū)7相鄰;兩個n+源區(qū)5,分別疊置在各所述p+基區(qū)6之上,且與所述p+基區(qū)6相鄰;一集電極層10,位于所述p+襯底1之下;兩個發(fā)射極9,分別位于各所述p+基區(qū)6和各n+源區(qū)5之上;一柵氧化層4,位于所述兩個n+源區(qū)5之上;一柵電極11,位于所述柵氧化層4之上。

      其中,所述p+襯底1、p+屏蔽區(qū)7、n+源區(qū)5和p+基區(qū)6為重?fù)诫s區(qū)域,所述n緩沖層2和n勢壘區(qū)8為中摻雜區(qū)域,所述n-漂移區(qū)3為輕摻雜區(qū)域。

      本發(fā)明實施例提供了一種可以在30kV下工作的碳化硅器件結(jié)構(gòu)。本發(fā)明實施例的p+襯底1選擇常規(guī)IGBT器件的p+襯底,同時,柵氧化層4的厚度選擇40nm。

      所述n勢壘區(qū)8通過離子注入后退火激活形成,可以選擇N或P作為注入離子,注入離子的摻雜濃度為5×1016cm-3至3×1017cm-3,所述兩個n勢壘區(qū)8的間距Wn為1μm至8μm,通過改變n勢壘區(qū)8的摻雜濃度和n勢壘區(qū)8的間距,可以在導(dǎo)通電阻和關(guān)斷損耗之間做出優(yōu)選。n勢壘區(qū)8較薄,因此只需通過一次離子注入形成埋層,埋層頂部距離SiC晶片上表面0.7μm,底部距離晶片上表面0.9μm。本發(fā)明實施例選擇P作為注入離子,且P的摻雜濃度為2×1017cm-3,所述兩個n勢壘區(qū)8的間距Wn選擇4μm。

      所述p+屏蔽區(qū)7通過離子注入后退火激活形成,可以選擇Al或B作為注入離子,注入離子的摻雜濃度為5×1017cm-3至1×1019cm-3,通過改變p+屏蔽區(qū)7的摻雜濃度,可以獲得合適的閾值電壓。所述兩個p+屏蔽區(qū)7的間距Wp+為8μm至16μm,影響器件的溝道密度和JFET區(qū)電阻,通過優(yōu)化p+屏蔽區(qū)7的間距Wp+和注入離子的摻雜濃度,可以獲得導(dǎo)通特性最優(yōu)的器件結(jié)構(gòu)。此外,器件依靠p+屏蔽區(qū)7的耗盡隔斷n-漂移區(qū)3和n+源區(qū)5,施加正柵壓后耗盡區(qū)寬度減小,形成積累型溝道。相比于反型溝道,該積累型溝道具有更高的溝道載流子遷移率。p+屏蔽區(qū)7較厚,因此需要通過三次離子注入形成均勻摻雜的埋層,本發(fā)明實施例選擇Al作為注入離子,且Al的摻雜濃度為2×1018cm-3,所述兩個p+屏蔽區(qū)7的間距Wp+選擇10μm,埋層頂部距離SiC晶片上表面0.2μm,底部距離晶片上表面0.7μm。

      所述n+源區(qū)5和p+基區(qū)6也是通過離子注入后退火激活形成,所述n+源區(qū)5選擇N或者P作為注入離子,所述兩個n+源區(qū)5的間距Wn+為12~18μm,p+基區(qū)6選擇選擇Al或B作為注入離子,注入離子的摻雜濃度均大于1×1019cm-3。本發(fā)明實施例中,n+源區(qū)5選擇P作為注入離子,所述兩個n+源區(qū)5的間距Wn+為12μm,且注入離子的摻雜濃度為5×1019cm-3,p+基區(qū)6選擇Al作為注入離子,且注入離子的摻雜濃度為5×1019cm-3,寬度為2μm。

      通過外延的方法在p+襯底1上生長所述外延層,包括:n緩沖層2和n-漂移區(qū)3,所述n緩沖層2位于p+襯底1上方,n-漂移區(qū)3位于n緩沖層2上方。所述n緩沖層2厚度為1μm~5μm,注入離子為N或者P,注入離子的摻雜濃度為5×1016cm-3至1×1018cm-3;n-漂移區(qū)3厚度大于100μm,注入離子為N或者P,注入離子的摻雜濃度小于5×1014cm-3。且對應(yīng)越高阻斷電壓要求的器件,選取n-漂移區(qū)3的厚度越厚,摻雜越低。本發(fā)明實施例中,所述n緩沖層2厚度為2μm,注入離子為P,注入離子的摻雜濃度為2×1017cm-3;n-漂移區(qū)3厚度為250μm,注入離子為P,注入離子的摻雜濃度為1.8×1014cm-3

      此外,本實施例中的p+基區(qū)6深度大于所述n+源區(qū)5,可以減少閂鎖效應(yīng)。

      本發(fā)明實施例的另一方面,還提供了一種碳化硅半導(dǎo)體器件的制備方法,圖2為本發(fā)明實施例的步驟流程圖,如圖2所示,所述方法包括:

      S1、在p+襯底上生長外延層;

      S2、在所述外延層上通過離子注入在外延層兩側(cè)形成n勢壘區(qū);

      S3、在各所述n勢壘區(qū)上通過離子注入形成p+屏蔽區(qū);

      S4、在各所述p+屏蔽區(qū)上通過離子注入形成n+源區(qū);

      S5、在各n+源區(qū)的外側(cè)通過離子注入形成p+基區(qū),其中,所述外側(cè)指所述器件的兩端。

      其中,所述n勢壘區(qū)、p+屏蔽區(qū)、n+源區(qū)和p+基區(qū)都是通過離子注入后退火激活形成,激活退火溫度為1500℃以上。本發(fā)明實施例的激活退火溫度選擇1800℃。

      更進(jìn)一步地,步驟S5之后還包括:

      S61、在所述n+源區(qū)上生長柵氧化層;

      S62、在所述柵氧化層兩側(cè)生長發(fā)射極;

      S63、在所述柵氧化層上生長柵電極;

      S64、在所述p+襯底下方生長集電極層。

      其中,所述柵氧化層的制作工藝可以為熱氧化,電極的制作工藝可以為蒸發(fā)電極或者濺射,本發(fā)明實施例采用蒸發(fā)電極實現(xiàn)柵電極、發(fā)射極和集電極的制作。

      圖3為本發(fā)明實施例的碳化硅器件和常規(guī)碳化硅IGBT器件的輸出特性曲線對比示意圖,兩者具有相同的外延層結(jié)構(gòu),在300W/cm2功耗限制下,本發(fā)明碳化硅器件的導(dǎo)通電阻相比于常規(guī)碳化硅IGBT器件減小45%。由此可見,本發(fā)明的碳化硅半導(dǎo)體器件,相比于常見的碳化硅IGBT器件,具有導(dǎo)通電阻明顯大幅減小的特點。

      圖4A為本發(fā)明實施例的碳化硅器件在正向?qū)顟B(tài)下器件頂部的電子分布圖,圖4B為常規(guī)碳化硅IGBT器件在正向?qū)顟B(tài)下器件頂部的電子分布圖,如圖4A和圖4B所示,由于n勢壘區(qū)與n-漂移區(qū)之間內(nèi)建勢的存在,導(dǎo)通狀態(tài)下,空穴電流受到該內(nèi)建勢的阻礙,使得本發(fā)明器件的發(fā)射極電子電流與空穴電流的比例相比于常規(guī)IGBT器件增加,形成發(fā)射極注入增強效應(yīng),導(dǎo)致本發(fā)明器件漂移區(qū)內(nèi)載流子濃度高于常規(guī)碳化硅IGBT器件,即器件漂移區(qū)內(nèi)電導(dǎo)調(diào)制現(xiàn)象更為明顯。

      圖5為本發(fā)明實施例的碳化硅器件阻斷電壓隨n勢壘區(qū)摻雜和勢壘間距改變的示意圖,如圖5所示,隨著n勢壘區(qū)摻雜的提高,碳化硅材料內(nèi)最大場強提高,使得器件的阻斷特性下降;隨著勢壘間距的減小,柵氧化層內(nèi)的最大場強提高,同樣使得器件的阻斷特性下降。此外,通過仿真優(yōu)化可以得到合適的n勢壘區(qū)注入離子的摻雜濃度及勢壘間距。

      以上所述的具體實施例,對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明,應(yīng)理解的是,以上所述僅為本發(fā)明的具體實施例而已,并不用于限制本發(fā)明,凡在本發(fā)明的精神和原則之內(nèi),所做的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。

      當(dāng)前第1頁1 2 3 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1