本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及半導(dǎo)體工藝中的剝離金屬制程；更具體地說，本發(fā)明涉及一種解決剝離金屬制程閾值電壓偏移問題的方法。

背景技術(shù)：

對(duì)于功率MOS(Metal Oxide Semiconductor，金屬氧化物半導(dǎo)體)場(chǎng)效應(yīng)晶體管分為結(jié)型晶體管和絕緣柵型晶體管，但通常主要指絕緣柵型中的MOS型，簡(jiǎn)稱功率MOSFET(Power MOSFET)。功率MOSFET的特點(diǎn)是用柵極電壓來控制漏極電流，驅(qū)動(dòng)電路簡(jiǎn)單，需要的驅(qū)動(dòng)功率小，開關(guān)速度快，工作頻率高，熱穩(wěn)定性優(yōu)良，但其電流容量小，耐壓低。

而且，自從1976年開發(fā)出功率MOSFET以來，由于半導(dǎo)體工藝技術(shù)的發(fā)展，功率MOSFET的性能不斷提高。高壓功率MOSFET其工作電壓可達(dá)1000V；低導(dǎo)通電阻MOSFET的阻值僅lOmΩ；工作頻率范圍從直流到達(dá)數(shù)兆赫；保護(hù)措施越來越完善；并開發(fā)出各種貼片式功率MOSFET。另外，價(jià)格也不斷降低，使應(yīng)用越來越廣泛，不少地方取代雙極型晶體管。

良率測(cè)試是半導(dǎo)體產(chǎn)品制造過程中通常要進(jìn)行的一種測(cè)試環(huán)節(jié)。

一些功率MOS場(chǎng)效應(yīng)晶體管產(chǎn)品在良率測(cè)試階段會(huì)存在低閾值電壓(Vt)的問題，這些問題有可能是由于剝離金屬制程而造成的。在某些情況下，功率MOS晶體管的閾值電壓甚至降低到了2.0V的程度。

具體地，低閾值電壓?jiǎn)栴}很大程度上是由蒸發(fā)工藝電荷造成。為了解決這個(gè)問題，在烘干條件下，例如450攝氏度下烘干30分鐘，閾值電壓可恢復(fù)，但是由此帶來的副作用是會(huì)導(dǎo)致Ni空洞和金屬變色。

因此，希望能夠提供一種能夠在避免導(dǎo)致Ni空洞和金屬變色的情況下解決剝離金屬制程閾值電壓偏移問題的方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠在避免導(dǎo)致Ni空洞和金屬變色的情況下解決剝離金屬制程閾值電壓偏移問題的方法。

為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種解決剝離金屬制程閾值電壓偏移問題的方法，包括：在制造產(chǎn)品的工藝過程中，利用低輻射設(shè)備來執(zhí)行背金的剝離金屬制程。

優(yōu)選地，所述的解決剝離金屬制程閾值電壓偏移問題的方法進(jìn)一步包括：第二步驟：在制成產(chǎn)品之后對(duì)產(chǎn)品進(jìn)行良率測(cè)試。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，所述低輻射設(shè)備是濺射設(shè)備。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，在執(zhí)行背金的剝離金屬制程的過程中不使用蒸發(fā)設(shè)備。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，在執(zhí)行背金的剝離金屬制程的過程中不采用蒸發(fā)工藝。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，濺射設(shè)備使用的材料是TiNiAg合金。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，所述低輻射設(shè)備的輻射低于閾值輻射值。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，所述解決剝離金屬制程閾值電壓偏移問題的方法用于功率MOS晶體管的剝離金屬制程。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，所述解決剝離金屬制程閾值電壓偏移問題的方法用于解決低閾值電壓?jiǎn)栴}。

優(yōu)選地，在所述的解決剝離金屬制程閾值電壓偏移問題的方法中，所述解決剝離金屬制程閾值電壓偏移問題的方法用于解決功率MOS晶體管在剝離金屬制程造成的低閾值電壓?jiǎn)栴}。

在本發(fā)明的解決剝離金屬制程閾值電壓偏移問題的方法中，背金采用輻射比較低的設(shè)備(比如，濺射)來降低正電荷捕獲，從而恢復(fù)閾值電壓，解決了剝離金屬制程閾值電壓偏移問題，由此使得良率測(cè)試通過率大大提高。

由此，本發(fā)明有效地提供了一種能夠在避免導(dǎo)致Ni空洞和金屬變色的情況下解決剝離金屬制程閾值電壓偏移問題的方法。

而且，經(jīng)試驗(yàn)測(cè)試證明，通過采用根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法，可以使得功率MOS晶體管的閾值電壓從2.0V恢復(fù)至3.0V至3.5V的范圍。

以下將結(jié)合附圖對(duì)本發(fā)明的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進(jìn)一步說明，以充分地了解本發(fā)明的目的、特征和效果。

附圖說明

結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中：

圖1示意性地示出了剝離金屬制程的原理示圖。

圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法的流程圖。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。

具體實(shí)施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。

首先，先描述剝離金屬制程閾值電壓偏移問題的失效機(jī)制，即氧化物俘獲電荷模型。圖1示意性地示出了剝離金屬制程的原理示圖。如圖1所示，當(dāng)電子束撞擊源，電子離開銀原子，隨后最外面的軌道中的具有最高能量的電子將經(jīng)過最里面的軌道，與此同時(shí)，產(chǎn)生了光子。X射線進(jìn)入氧化物而且產(chǎn)生電子空穴對(duì)，電子空穴對(duì)可被氧化物雜質(zhì)或缺陷捕獲，隨后對(duì)缺陷充電。如圖1所示，這將導(dǎo)致閾值電壓衰減?？昭▽⒂捎诘?dú)夥諊碌耐嘶鸲焕囟趸柘葳濉?/p>

為此，本發(fā)明提出了一種解決剝離金屬制程閾值電壓偏移問題的方法。在本發(fā)明的解決剝離金屬制程閾值電壓偏移問題的方法中，背金采用輻射比較低的設(shè)備(比如，濺射)，來降低正電荷捕獲，從而恢復(fù)閾值電壓。

下面將描述本發(fā)明的具體優(yōu)選實(shí)施例。

圖2示意性地出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法的流程圖。

如圖2所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法包括：

第一步驟S1：在制造產(chǎn)品的工藝過程中，利用低輻射設(shè)備來執(zhí)行背金的剝離金屬制程；例如，在制造功率MOS晶體管產(chǎn)品的工藝過程中，利用低輻射設(shè)備來執(zhí)行背金的剝離金屬制程；

其中，例如，所述低輻射設(shè)備是濺射設(shè)備。由此，例如，在第一步驟S1中，在制造功率MOS晶體管產(chǎn)品的工藝過程中，利用濺射設(shè)備來執(zhí)行背金的剝離金屬制程。

由此，在所述低輻射設(shè)備是濺射設(shè)備的情況下，在執(zhí)行背金的剝離金屬制程的過程中不使用蒸發(fā)設(shè)備。換言之，在所述低輻射設(shè)備是濺射設(shè)備的情況下，在執(zhí)行背金的剝離金屬制程的過程中不采用蒸發(fā)工藝。例如，在所述低輻射設(shè)備是濺射設(shè)備的情況下，濺射設(shè)備使用的材料可以是TiNiAg合金。

或者，例如，所述低輻射設(shè)備的輻射低于閾值輻射值。其中，對(duì)于所述閾值輻射值，可以根據(jù)具體工藝的總體條件進(jìn)行具體設(shè)置，

如圖2所示，后續(xù)制成產(chǎn)品之后可以執(zhí)行第二步驟S2：在制成產(chǎn)品之后對(duì)產(chǎn)品進(jìn)行良率測(cè)試。如果所述產(chǎn)品時(shí)高功率MOS晶體管產(chǎn)品，則在制成功率MOS晶體管產(chǎn)品之后對(duì)高功率MOS晶體管產(chǎn)品進(jìn)行良率測(cè)試。

在本發(fā)明的解決剝離金屬制程閾值電壓偏移問題的方法中，背金采用輻射比較低的設(shè)備(比如，濺射)來降低正電荷捕獲，從而恢復(fù)閾值電壓，解決了剝離金屬制程閾值電壓偏移問題，由此第二步驟的良率測(cè)試通過率大大提高。

由此，本發(fā)明有效地提供了一種能夠在避免導(dǎo)致Ni空洞和金屬變色的情況下解決剝離金屬制程閾值電壓偏移問題的方法。

而且，經(jīng)試驗(yàn)測(cè)試證明，通過采用根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法，可以使得功率MOS晶體管的閾值電壓從2.0V恢復(fù)至3.0V至3.5V的范圍。

在某些應(yīng)用中，根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法可有利地用于功率MOS晶體管的剝離金屬制程。而且，在某些應(yīng)用中，根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法可有利地用于解決低閾值電壓?jiǎn)栴}。更具體地，在某些具體應(yīng)用中，根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決剝離金屬制程閾值電壓偏移問題的方法可有利地用于解決功率MOS晶體管在剝離金屬制程造成的低閾值電壓?jiǎn)栴}。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語(yǔ)“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個(gè)組件、元素、步驟等，而不是用于表示各個(gè)組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。

可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。

而且還應(yīng)該理解的是，本發(fā)明并不限于此處描述的特定的方法、化合物、材料、制造技術(shù)、用法和應(yīng)用，它們可以變化。還應(yīng)該理解的是，此處描述的術(shù)語(yǔ)僅僅用來描述特定實(shí)施例，而不是用來限制本發(fā)明的范圍。必須注意的是，此處的以及所附權(quán)利要求中使用的單數(shù)形式“一個(gè)”、“一種”以及“該”包括復(fù)數(shù)基準(zhǔn)，除非上下文明確表示相反意思。因此，例如，對(duì)“一個(gè)元素”的引述意味著對(duì)一個(gè)或多個(gè)元素的引述，并且包括本領(lǐng)域技術(shù)人員已知的它的等價(jià)物。類似地，作為另一示例，對(duì)“一個(gè)步驟”或“一個(gè)裝置”的引述意味著對(duì)一個(gè)或多個(gè)步驟或裝置的引述，并且可能包括次級(jí)步驟以及次級(jí)裝置。應(yīng)該以最廣義的含義來理解使用的所有連詞。因此，詞語(yǔ)“或”應(yīng)該被理解為具有邏輯“或”的定義，而不是邏輯“異或”的定義，除非上下文明確表示相反意思。此處描述的結(jié)構(gòu)將被理解為還引述該結(jié)構(gòu)的功能等效物?？杀唤忉尀榻频恼Z(yǔ)言應(yīng)該被那樣理解，除非上下文明確表示相反意思。此處對(duì)照本發(fā)明使用的術(shù)語(yǔ)"包括/包含"以及術(shù)語(yǔ)"具有/具備"被用來指定陳述的特征、整數(shù)、步驟或組件的存在，但是并不排除一個(gè)或多個(gè)其它特征、整數(shù)、步驟、組件或其組合的存在或添加。

而且，除非另有規(guī)定，此處使用的所有技術(shù)和/或科技術(shù)語(yǔ)的意思與本發(fā)明所屬的領(lǐng)域的普通技術(shù)人員所理解的一般意義相同。雖然與本文描述的方法和材料類似或等效的方法和材料可在本發(fā)明的應(yīng)用和測(cè)試中使用，但是下面將描述示例的方法和/或材料。在出現(xiàn)沖突的情況下，以包含定義的專利說明書為準(zhǔn)。此外，材料、方法和示例僅僅是示例性的，而不必然用于的限制。4本發(fā)明實(shí)施例的方法和/或系統(tǒng)的實(shí)現(xiàn)可包括手動(dòng)、自動(dòng)或組合地執(zhí)行所選任務(wù)。而且，根據(jù)本發(fā)明的方法和/或系統(tǒng)的實(shí)施例的實(shí)際器械和設(shè)備，可利用操作系統(tǒng)通過硬件、軟件或其組合實(shí)現(xiàn)幾個(gè)所選任務(wù)。