本發(fā)明屬半導(dǎo)體器件制備技術(shù)領(lǐng)域，特別涉及一種脊狀型led。

背景技術(shù)：

隨著集成電路的不斷發(fā)展，金屬互連信號延遲與功耗的問題愈發(fā)突出，高速光互聯(lián)技術(shù)是解決該問題的有效技術(shù)手段。實現(xiàn)高速光互聯(lián)技術(shù)，需要解決諸多科學(xué)問題。其中，波導(dǎo)型發(fā)光器件(led)集成發(fā)光器件與波導(dǎo)，是si基單片光電集成中的一個重要研究內(nèi)容。

ge半導(dǎo)體為間接帶隙半導(dǎo)體，通過改性技術(shù)(如應(yīng)力、合金化等)，其可轉(zhuǎn)變?yōu)闇手苯訋痘蛘咧苯訋栋雽?dǎo)體，應(yīng)用于si基波導(dǎo)型led發(fā)光效率高，且與si工藝兼容，是當前領(lǐng)域內(nèi)研究、應(yīng)用的重點。

從目前該器件工藝實現(xiàn)的情況來看，利用si襯底與ge外延層之間的熱膨脹系數(shù)不同，常規(guī)工藝過程中采用合理的熱退火工藝制度，si襯底上ge外延層可以引入低強度張應(yīng)變，進而實現(xiàn)準直接帶隙ge。然而，由于si襯底與ge外延層之間晶格失配較大，si襯底上常規(guī)工藝制備的ge外延層位錯密度高，制約了器件性能的提升。

技術(shù)實現(xiàn)要素：

為了提高現(xiàn)有發(fā)光器件的性能，本發(fā)明利用激光再晶化工藝，在soi襯底上制備位錯密度低、高質(zhì)量直接帶隙ge外延層，形成了一種改性ge脊狀波導(dǎo)型led。

本發(fā)明提供一種脊狀型led，包括：soi襯底(101)、改性ge層(102)、本征ge層(103)及鈍化層(104)，所述改性ge層(102)、所述本征ge層(103)及所述鈍化層(104)依次層疊于所述soi襯底(101)上。

在本發(fā)明提供的一個實施例中，還包括n型ge區(qū)域(105)和p型ge區(qū)域(106)，所述n型ge區(qū)域(105)及所述p型ge區(qū)域(106)分布在所述改性ge層(102)和所述本征ge層(103)的兩側(cè)。

在本發(fā)明提供的一個實施例中，所述n型ge區(qū)域(105)及所述p型ge區(qū)域(106)是通過對所述改性ge層(102)和所述本征ge層(103)進行離子注入形成的。

在本發(fā)明提供的一個實施例中，還包括負電極(107)及正電極(108)，所述負電極(107)連接所述n型ge區(qū)域(105)，所述正電極(108)連接所述p型ge區(qū)域(106)。

在本發(fā)明提供的一個實施例中，所述負電極(107)及所述正電極(108)的材料均為cr-au合金。

在本發(fā)明提供的一個實施例中，所述改性ge層(102)是在所述soi襯底(101)生長ge外延層之后，通過對所述ge外延層進行l(wèi)rc工藝晶化并經(jīng)過熱退火工藝處理后形成的，其中，lrc工藝中激光波長為808nm，激光光斑尺寸10mm×1mm，激光功率為1.5kw/cm²，激光移動速度為25mm/s。

在本發(fā)明提供的一個實施例中，所述本征ge層(103)的厚度為500～550nm。

在本發(fā)明提供的一個實施例中，所述本征ge層(103)為脊型結(jié)構(gòu)，脊型部分厚度為350nm，寬度為1μm。其中，脊型部分厚度為n型ge區(qū)域與本征ge層的高度差。

在本發(fā)明提供的一個實施例中，所述p型ge區(qū)域(106)的摻雜濃度為1×10¹⁹cm^-3。

在本發(fā)明提供的一個實施例中，所述n型ge區(qū)域(105)的摻雜濃度為1×10¹⁹cm^-3。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的改性ge脊狀波導(dǎo)型led具有以下有益效果：

1)本發(fā)明提供的改性ge脊狀波導(dǎo)型led，因其具有改性ge脊狀波導(dǎo)型led有源區(qū)，使得器件發(fā)光效率提升。

2)本發(fā)明led結(jié)構(gòu)為脊狀p⁺-ge/低強度張應(yīng)變ge/n⁺-ge的橫向結(jié)構(gòu)pin，有利于后續(xù)單片光電集成的實現(xiàn)。

附圖說明

下面將結(jié)合附圖，對本發(fā)明的具體實施方式進行詳細的說明。

圖1為本發(fā)明實施例提供了一種改性ge脊狀波導(dǎo)型led結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的一種基于lrc工藝的改性ge脊狀波導(dǎo)型led的制備方法流程圖；

圖3為本發(fā)明實施例提供的一種lrc工藝的示意圖；

圖4a-圖4m為本發(fā)明實施例的另外一種基于lrc工藝的改性ge脊狀波導(dǎo)型led的制備方法工藝流程示意圖。

具體實施方式

下面結(jié)合具體實施例對本發(fā)明做進一步詳細的描述，但本發(fā)明的實施方式不限于此。

實施例一

圖1為本發(fā)明實施例提供了一種改性ge脊狀波導(dǎo)型led結(jié)構(gòu)示意圖，該脊狀型led包括：soi襯底(101)、改性ge層(102)、本征ge層(103)及鈍化層(104)，所述改性ge層(102)、所述本征ge層(103)及所述鈍化層(104)依次層疊于所述soi襯底(101)上。

進一步地，在上述實施例的基礎(chǔ)上，該脊狀型led還包括n型ge區(qū)域(105)和p型ge區(qū)域(106)，所述n型ge區(qū)域(105)及所述p型ge區(qū)域(106)分布在所述改性ge層(102)和所述本征ge層(103)的兩側(cè)。

進一步地，在上述實施例的基礎(chǔ)上，所述n型ge區(qū)域(105)及所述p型ge區(qū)域(106)是通過對所述改性ge層(102)和所述本征ge層(103)進行離子注入形成的。

進一步地，在上述實施例的基礎(chǔ)上，還包括負電極(107)及正電極(108)，所述負電極(107)連接所述n型ge區(qū)域(105)，所述正電極(108)連接所述p型ge區(qū)域(106)。

進一步地，在上述實施例的基礎(chǔ)上，所述負電極(107)及所述正電極(108)的材料均為cr-au合金。

進一步地，在上述實施例的基礎(chǔ)上，所述改性ge層(102)是在所述soi襯底(101)生長ge外延層之后，通過對所述ge外延層進行l(wèi)rc工藝晶化并經(jīng)過熱退火工藝處理后形成的，其中，lrc工藝中激光波長為808nm，激光光斑尺寸10mm×1mm，激光功率為1.5kw/cm²，激光移動速度為25mm/s。其中，lrc工藝指激光再晶化工藝。

進一步地，在上述實施例的基礎(chǔ)上，所述本征ge層(103)的厚度為500～550nm。

進一步地，在上述實施例的基礎(chǔ)上，所述本征ge層(103)為脊型結(jié)構(gòu)，脊型部分厚度為350nm，寬度為1μm。其中，脊型部分厚度為為n型ge區(qū)域與本征ge層的高度差。

進一步地，在上述實施例的基礎(chǔ)上，所述p型ge區(qū)域(106)的摻雜濃度為1×10¹⁹cm^-3。

進一步地，在上述實施例的基礎(chǔ)上，所述n型ge區(qū)域(105)的摻雜濃度為1×10¹⁹cm^-3。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的改性ge脊狀波導(dǎo)型led具有以下有益效果：

1)本發(fā)明提供的改性ge脊狀波導(dǎo)型led，因其具有改性ge脊狀波導(dǎo)型led有源區(qū)，使得器件發(fā)光效率提升。

2)本發(fā)明led結(jié)構(gòu)為脊狀p⁺-ge/低強度張應(yīng)變ge/n⁺-ge的橫向結(jié)構(gòu)pin，有利于后續(xù)單片光電集成的實現(xiàn)。

實施例二

請參見圖2，圖2為本發(fā)明實施例提供的一種基于lrc工藝的改性ge脊狀波導(dǎo)型led的制備方法流程圖，lrc工藝指激光再晶化工藝。該制備方法流程包括：

(a)選取soi襯底；

(b)利用cvd工藝在soi襯底表面生長ge外延層；

(c)利用cvd工藝在ge外延層表面生長氧化層；

(d)利用lrc工藝晶化ge外延層形成改性ge外延層；

(e)利用干法刻蝕工藝刻蝕氧化層；

(f)利用cvd工藝在改性ge外延層表面生長本征ge層；

(g)選擇性刻蝕本征ge層形成脊型結(jié)構(gòu)；

(h)在脊型結(jié)構(gòu)的兩側(cè)分別注入p離子和b離子形成n型ge區(qū)域和p型ge區(qū)域；

(i)制備金屬接觸電極以完成改性ge脊狀波導(dǎo)型led的制備。

優(yōu)選地，步驟(b)可以包括：

(b1)在275℃～325℃溫度下，利用cvd工藝在soi襯底表面生長厚度為40～50nm的ge籽晶層；

(b2)在500℃～600℃溫度下，利用cvd工藝在ge籽晶層表面生長厚度為120～150nm的ge主體層以形成ge外延層。

優(yōu)選地，步驟(d)可以包括：

(d1)將包括soi襯底、ge外延層及氧化層的整個襯底材料加熱至700℃；

(d2)利用lrc工藝晶化ge外延層；其中，lrc工藝中激光波長為808nm，激光光斑尺寸10mm×1mm，激光功率為1.5kw/cm²，激光移動速度為25mm/s；

請參見圖3，圖3為本發(fā)明實施例提供的一種lrc工藝的示意圖。lrc工藝是一種熱致相變結(jié)晶的方法，通過激光熱處理，使si襯底上ge外延層熔化再結(jié)晶，橫向釋放ge外延層的位錯缺陷，不僅可獲得高質(zhì)量的ge外延層，同時，由于lrc工藝可精確控制晶化區(qū)域，一方面避免了常規(guī)工藝中si襯底與ge外延層之間的si、ge互擴問題，另一方面si/ge之間材料界面特性好。

(d3)冷卻整個襯底材料形成改性ge外延層。

優(yōu)選地，步驟(f)可以包括：在500℃～600℃溫度下，利用cvd工藝在改性ge外延層表面生長厚度為500～550nm的本征ge層。

優(yōu)選地，步驟(g)中，脊型部分厚度為350nm，寬度為1μm。

優(yōu)選地，步驟(h)可以包括：

(h1)在本征ge層表面淀積第一保護層，選擇性刻蝕第一保護層形成n型離子注入窗口；

(h2)對n型離子注入窗口進行p離子注入，形成摻雜濃度為1×10¹⁹cm^-3的n型ge區(qū)域，高溫退火，刻蝕掉第一保護層；

(h3)在本征ge層表面淀積第二保護層，選擇性刻蝕第二保護層形成p型離子注入窗口；

(h4)對p型離子注入窗口進行b離子摻雜，形成摻雜濃度為1×10¹⁹cm^-3的p型ge區(qū)域，高溫退火，刻蝕掉第二保護層。

優(yōu)選地，步驟(i)可以包括：

(i1)在n型ge區(qū)域、p型ge區(qū)域和本征ge層表面淀積厚度為150～200nm的鈍化層，用刻蝕工藝選擇性刻蝕掉指定區(qū)域的鈍化層形成金屬接觸孔；

(i2)利用電子束蒸發(fā)工藝在鈍化層和金屬接觸孔上淀積厚度為150～200nm的cr金屬層；

(i3)利用刻蝕工藝刻選擇性蝕掉指定區(qū)域的cr金屬層，利用化學(xué)機械拋光進行平坦化處理。

本發(fā)明提出采用lrc工藝，通過激光熱處理，使soi襯底上ge外延層熔化再結(jié)晶，橫向釋放ge外延層的位錯缺陷，獲得低位錯密度的ge外延層，以提高器件性能。同時，本發(fā)明擬采用脊狀p⁺-ge/低強度張應(yīng)變ge/n⁺-ge的橫向結(jié)構(gòu)pin，利于后續(xù)單片光電集成的實現(xiàn)。

實施例三

請參照圖4a-圖4m，圖4a-圖4m為本發(fā)明實施例的另外一種基于lrc工藝的改性ge脊狀波導(dǎo)型led的制備方法工藝流程示意圖，該制備方法包括如下步驟：

s101、襯底選取。如圖4a所示，選取soi襯底片001為初始材料；

s102、ge外延層生長。

s1021、ge籽晶層外延生長。如圖4b所示，在275℃～325℃溫度下，利用cvd工藝外延生長厚度為40～50nm的ge籽晶層002；

s1022、ge主體層生長。如圖4c所示，在500℃～600℃溫度下，利用cvd工藝在在ge籽晶層表面生長厚度為120～150nm的ge主體層003；

s103、氧化層的制備。如圖4d所示，利用cvd工藝在ge主體層表面上淀積厚度為150nmsio2氧化層004；

s104、ge外延層的晶化及氧化層刻蝕；如圖4e，將包括soi襯底、ge外延層及氧化層的整個襯底材料加熱至700℃，采用lrc工藝晶化整個襯底材料，其中，激光波長為808nm，激光光斑尺寸10mm×1mm，激光功率為1.5kw/cm²，激光移動速度為25mm/s，冷卻整個襯底材料。該方法降低了ge材料的位錯密度和表面粗糙度，提高了晶體質(zhì)量。然后利用干法刻蝕工藝刻蝕氧化層004，得到激光晶化后的改性ge外延層005；

s105、如圖4f所示，在330℃溫度下，利用減壓cvd生長厚度為500～550nm的本征ge層，(為了便于圖示觀看，將晶化后的ge層以及晶化后生長的本征ge層合為i-ge層006)。由于此本征ge層是在晶化后的ge外延層上生長的，所以ge的質(zhì)量較好，晶格失配率較低。

s106、如圖4g所示，選擇性刻蝕i-ge層，形成厚度為350nm，寬度為1μm的脊型結(jié)構(gòu)；

s107、ge區(qū)域n型離子注入。

s1071、如圖4h所示，在i-ge層表面淀積厚度為200nm的sio2保護層，選擇性刻蝕sio2保護層得到sio2保護層007；

s1072、如圖4i所示，對i-ge層進行p離子注入，形成摻雜濃度為1×10¹⁹cm^-3的n型ge區(qū)域008，高溫退火，刻蝕掉sio2保護層007；

s108、ge區(qū)域p型離子注入。

s1081、如圖4j所示，在i-ge層和n型ge區(qū)域表面淀積厚度為200nm的sio2保護層，選擇性刻蝕sio2保護層得到sio2保護層009，

s1082、如圖4k所示，對i-ge層進行b離子注入，形成摻雜濃度為1×10¹⁹cm^-3的p型ge區(qū)域010，高溫退火，刻蝕掉sio2保護層009；

s009、金屬接觸孔制備。如圖4l所示，在i-ge層、n型ge區(qū)域和p型ge區(qū)域表面淀積厚度為150～200nm的sio2鈍化層011，隔離臺面與外界電接觸?？涛g接觸孔，用刻蝕工藝選擇性刻蝕掉指定區(qū)域sio2鈍化層形成金屬接觸孔。

s010、金屬互連制備。如圖4m所示，利用電子束蒸發(fā)工藝在sio2鈍化層和金屬接觸孔淀積厚度為150～200nm的金屬cr層012。利用刻蝕工藝刻選擇性蝕掉指定區(qū)域的金屬cr，采用化學(xué)機械拋光工藝(cmp)進行平坦化處理。

以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制，本發(fā)明的保護范圍應(yīng)以所附的權(quán)利要求為準。