本申請涉及微波器件技術領域，更具體地說，涉及一種量子芯片、量子數據總線、微波傳輸線諧振腔及制備方法。

背景技術：

在目前主流的固態(tài)量子比特體系中，微波諧振腔是多個量子比特間耦合以及信息傳遞的首選媒介。它匯總了多個量子比特獨立操作以及相互糾纏的信息，因此，我們稱之為“量子數據總線”。目前使用最多的微波諧振腔是半波長的共面波導諧振腔，量子比特放置于共面波導諧振腔的兩個末端，利用電壓波腹的性質來增強量子比特之間的耦合。

然而，普通的微波諧振腔的承載能力有限，最多只能耦合兩至四個量子比特，一般只能通過增加微波諧振腔數量的方式來增加量子芯片能夠耦合的量子比特數量，這種方式無疑增加了量子芯片結構設計復雜性。

技術實現要素：

為解決上述技術問題，本發(fā)明提供了一種量子芯片、量子數據總線、微波傳輸線諧振腔及制備方法，以實現在不增加量子芯片結構設計復雜性的基礎上，增加微波傳輸線諧振腔能夠耦合的量子比特數量的目的。

為實現上述技術目的，本發(fā)明實施例提供了如下技術方案：

一種微波傳輸線諧振腔，包括：基片、位于所述基片表面的中心節(jié)點和至少三個終端；其中，

所述中心節(jié)點與每個所述終端通過傳輸線連接，所述中心節(jié)點的任意邊長大于所述傳輸線的寬度，且所述中心節(jié)點與每個所述終端之間的傳輸線長度均相等；

每兩個所述終端之間的傳輸線長度均相等。

可選的，所述終端為共面波導終端或交指電容終端或微帶線終端。

可選的，還包括：至少一個次級節(jié)點；

所述次級節(jié)點位于所述中心節(jié)點與所述終端之間，所述次級節(jié)點到終端的距離與所述次級節(jié)點到中心節(jié)點的距離之比小于或等于1；

所述次級節(jié)點通過所述傳輸線連接兩個所述終端。

可選的，所述終端的數量為8個，所述次級節(jié)點的數量為4個；

4個所述終端通過所述傳輸線與所述中心節(jié)點連接；

4個所述次級節(jié)點位于所述中心節(jié)點與所述終端連接的中點。

可選的，所述中心節(jié)點、終端和傳輸線的制備材料為鈮。

可選的，所述傳輸線的形狀為直線形狀或曲線形狀。

可選的，所述基片為單晶硅基片或藍寶石基片。

一種微波傳輸線諧振腔的制備方法，包括：

提供基片；

在所述基片表面形成一層預設金屬層；

對所述預設金屬層進行刻蝕，形成中心節(jié)點和通過傳輸線與所述中心節(jié)點連接的至少三個終端；

所述中心節(jié)點的任意邊長大于所述傳輸線的寬度，且所述中心節(jié)點與每個所述終端之間的傳輸線長度均相等；

每兩個所述終端之間的傳輸線長度均相等。

一種量子數據總線，包括如上述任一項所述的微波傳輸線諧振腔。

一種量子芯片，包括量子比特及如上述任一項所述的微波傳輸線諧振腔。

從上述技術方案可以看出，本發(fā)明實施例提供了一種量子芯片、量子數據總線、微波傳輸線諧振腔及制備方法，其中，所述微波傳輸線諧振腔從同一個中心節(jié)點出發(fā)，利用傳輸線延伸至多個終端，每一個終端都可以用于耦合一至兩個量子比特，從而增加了微波傳輸線諧振腔能夠耦合的量子比特數量；并且所述微波傳輸線諧振腔較現有技術中的微波諧振腔能夠耦合的量子比特數量更多，不需要通過增加微波諧振腔數量的方式來增加量子芯片能夠耦合的量子比特數量，降低了能夠耦合多量子比特的量子芯片的結構設計復雜性。

進一步的，通過實驗發(fā)現，以中心節(jié)點到每個終端的傳輸線長度相等，以及每兩個終端之間的傳輸線長度相等的原則設計的微波傳輸線諧振腔可以將不同終端間的信號干擾降至最低，在維持單一的耦合模式的同時，耦合量子比特的能力隨終端的數量線性提升，有利于整個量子芯片實施整齊劃一的規(guī)劃與設計。

附圖說明

為了更清楚地說明本發(fā)明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1為本申請的一個實施例提供的一種微波傳輸線諧振腔的表面結構示意圖；

圖2為本申請的一個實施例提供的一種中心節(jié)點的結構示意圖；

圖3為本申請的另一個實施例提供的一種中心節(jié)點的結構示意圖；

圖4為本申請的另一個實施例提供的一種微波傳輸線諧振腔的表面結構示意圖；

圖5為本申請的一個優(yōu)選實施例提供的一種微波傳輸線諧振腔的表面結構示意圖；

圖6為本申請的一個實施例提供的一種微波傳輸線諧振腔的制備方法的流程示意圖；

圖7為本申請的另一個實施例提供的一種微波傳輸線諧振腔的制備方法的流程示意圖；

圖8為本申請的又一個實施例提供的一種微波傳輸線諧振腔的制備方法的流程示意圖。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

一種微波傳輸線諧振腔，如圖1、圖2和圖3所示，包括：基片(圖1中未示出)、位于所述基片表面的中心節(jié)點10和至少三個終端20；其中，

所述中心節(jié)點10與每個所述終端20通過傳輸線30連接，所述中心節(jié)點10的任意邊長大于所述傳輸線30的寬度，且所述中心節(jié)點10與每個所述終端20之間的傳輸線30長度均相等；

每兩個所述終端20之間的傳輸線30長度均相等。

圖1為所述微波傳輸線諧振腔的俯視結構示意圖，圖2和圖3為所述中心節(jié)點10的兩種可行的結構示意圖，以圖2和圖3所示結構設計的中心節(jié)點10可以使得任意兩個所述終端20之間均可形成一段半波長諧振腔。

所述微波傳輸線諧振腔也可稱之為多分支樹狀微波傳輸線，其相較于傳統的微波諧振腔具有以下優(yōu)點：

1、所述微波傳輸線諧振腔使用共面波導結構，從同一個中心節(jié)點10出發(fā)，通過傳輸線30延伸至多個終端20，來代替?zhèn)鹘y的半波長共面波導傳輸線30，作為多比特量子芯片中的量子數據總線；

2、所述微波傳輸線諧振腔的任意兩個終端20間都能夠形成一端半波長諧振腔，將量子比特放置在終端20處能夠確保相互間的耦合達到最大；

3、所述微波傳輸線諧振腔的任意兩個終端20間的路徑距離都是相等的，這樣的優(yōu)勢是可以將不同終端20間的信號干擾降至最低，在維持單一的耦合模式的同時，耦合量子比特的能力隨終端20的數量線性提升，并且有利于整個量子芯片實施整齊劃一的規(guī)劃和涉及；

4、所述微波傳輸線諧振腔的中心節(jié)點10到終端20間的傳輸線30的形狀可以靈活化涉及，經過中心節(jié)點10輻射對稱的設計方式，能夠最大程度上利用空間布局，降低量子芯片的整體體積。

需要說明的是，所述終端20不僅局限于普通的共面波導終端，出于量子芯片的需求，還可以調整為交指電容終端或微帶線終端等其他類型終端，每個終端20都可以耦合一直兩個量子比特。本申請對所述終端20的具體種類并不做限定，具體視實際情況而定。

另外，所述終端20、傳輸線30和中心節(jié)點10的制備材料可以為鋁或鈮等金屬材料，但優(yōu)選的，所述終端20、傳輸線30和中心節(jié)點10的制備材料為鈮。鈮作為超導金屬的一種，鈮制結構相較于鋁制結構相比，具有品質因子更高，耗散更低的優(yōu)點。

所述基片一般采用單晶硅基片或藍寶石材料基片，這兩種材料的戒指損耗相對最低。在大規(guī)模量子比特集成中，這兩點能夠確保微波傳輸線諧振腔以及量子比特的工作性能維持在最佳狀態(tài)。

可選的，所述傳輸線30的形狀為直線形狀或曲線形狀。為了降低微波傳輸線諧振腔的整體體積，所述傳輸線30的形狀優(yōu)選為曲線形狀。連接中心節(jié)點10和終端20的傳輸線30的形狀并不需要保持一致，可以適當彎繞以節(jié)省空間。但為了最大程度利用空間布局，優(yōu)選以中心輻射對稱的方式設計。中心節(jié)點10到不同終端20之間的傳輸線30之間的間距不得低于一個最小間隔參數，這個最小間隔參數視實際情況而定。例如，在本申請的一個實施例中，所述最小間隔參數為100μm，但在本申請的其他實施例中，所述最小間隔參數還可以為50μm、60μm、70μm等。設定最小間隔參數的目的是為了避免線路上信號輻射導致的串擾。

還需要說明的是，本方案的設計基于匹配基于阻抗匹配原則，針對所使用的具體基片的參數，設計對應的傳輸線30的線寬比。然后調整中心節(jié)點10到每個終端20的距離，來設計微波傳輸線諧振腔的耦合模式。耦合模式的是指在具體的結構中，兩個終端20間的半波長共面波導諧振腔的實際諧振頻率。該頻率可以直接通過微波仿真軟件sonnet計算出來。為了達到最有效的耦合效果，傳輸線30的耦合模式設計在7-8ghz范圍內。傳輸線30的形狀不僅限于附圖1所示的直線形狀，可以使用螺旋形，圓弧形等彎繞方式來進一步縮小尺寸，以利用整個芯片的空間。

在上述實施例的基礎上，在本申請的另一個實施例中，參考圖1和圖2，所述終端20的數量為4個；在附圖2中，標號40表示地平面(接地的金屬結構)，標號50表示傳輸線30與地平面40的間隙；線寬比即圖2中傳輸線30的寬度與間隙的寬度的比值。在附圖2中，中心節(jié)點10有意的增加了尺寸，這樣在增大終端20的數量時，有足夠的空間可以容納本方案的設計，并且可以避免通往不同終端20的傳輸線30之間間隔太近而導致的信號串擾。在圖2所示的實施例中，中心節(jié)點10的尺寸為100μm×100μm，但本申請對所述中心節(jié)點10的尺寸的具體大小并不做限定，具體視實際情況而定。

參考圖3，圖3為本申請的又一個實施例提供的一種微波傳輸線諧振腔的結構示意圖，在圖3中，終端20的數量仍為4個，在本實施例中，中心節(jié)點10直接與地平面40連接，以進一步降低通往不同終端20的傳輸線30之間間隔50太近而導致的信號串擾。

參考圖4(a)和圖4(b)，圖4(a)和圖4(b)為表征具有四個終端20的微波傳輸線諧振腔的s參數的示意圖，圖4(a)為各終端20的反射系數隨信號頻率的變化，圖4(b)為終端20間的散射系數隨信號頻率的變化。嚴格的單色性證明多終端微波傳輸線諧振腔在擴展終端20數目的基礎上，多終端微波傳輸線諧振腔在耦合多個量子比特時與普通傳輸線30耦合多個量子比特的模式、品質因子等都不會有差異，但耦合量子比特的數目上限大幅提高。將多個不同的微波諧振腔合并為一個多終端微波傳輸線諧振腔，也可以更好地控制與調控量子芯片的參數，有利于開發(fā)多量子芯片架構時的宏觀調控。

在上述實施例的基礎上，在本申請的一個優(yōu)選實施例中，,所述微波傳輸線諧振腔還包括：至少一個次級節(jié)點；

所述次級節(jié)點位于所述中心節(jié)點10與所述終端20之間，所述次級節(jié)點到終端20的距離與所述次級節(jié)點到中心節(jié)點10的距離之比小于或等于1；

所述次級節(jié)點通過所述傳輸線30連接兩個所述終端20。

所述次級節(jié)點可以設置于所述終端20到所述中心節(jié)點10之間的中點，但不僅限于該位置。兩個終端20通過次級節(jié)點能夠形成更短的半波長微波傳輸線諧振腔，對應更高的諧振模式。為了避免這個高階諧振模式對整個量子數據總線性能的影響，我們設計其頻率至少為微波傳輸線諧振腔諧振模式的二倍。對應地，次級節(jié)點可以設置為中心節(jié)點10到每個終端20的中點，或者更加靠近終端20，但不能更靠近中心節(jié)點10。

參考圖5，在圖5中，所述終端20的數量為8個，所述次級節(jié)點60的數量為4個；

4個所述終端20通過所述傳輸線30與所述中心節(jié)點10連接；

4個所述次級節(jié)點60位于所述中心節(jié)點10與所述終端20連接的中點。

在附圖5中所示的微波傳輸線諧振腔可以同時耦合最多十六個量子比特。

在圖5的基礎上，可以進一步增加次級節(jié)點60的數量，并且增加每個次級節(jié)點60上連接的終端20數量，最終實現可觀的二維多量子比特集成的量子芯片結構。

相應的，本申請實施例還提供了一種微波傳輸線諧振腔的制備方法，如圖6所示，包括：

s101：提供基片；

s102：在所述基片表面形成一層預設金屬層；

s103：對所述預設金屬層進行刻蝕，形成中心節(jié)點和通過傳輸線與所述中心節(jié)點連接的至少三個終端；

所述中心節(jié)點的任意邊長大于所述傳輸線的寬度，且所述中心節(jié)點與每個所述終端之間的傳輸線長度均相等；

每兩個所述終端之間的傳輸線長度均相等。

需要說明的是，所述終端不僅局限于普通的共面波導終端，出于量子芯片的需求，還可以調整為交指電容終端或微帶線終端等其他類型終端，每個終端都可以耦合一直兩個量子比特。本申請對所述終端的具體種類并不做限定，具體視實際情況而定。

另外，所述預設金屬層可以為鋁或鈮等金屬材料，即所述終端、傳輸線和中心節(jié)點的制備材料可以為鋁或鈮等金屬材料，但優(yōu)選的，所述終端、傳輸線和中心節(jié)點的制備材料為鈮。鈮作為超導金屬的一種，鈮制結構相較于鋁制結構相比，具有品質因子更高，耗散更低的優(yōu)點。

所述基片一般采用單晶硅基片或藍寶石材料基片，這兩種材料的戒指損耗相對最低。在大規(guī)模量子比特集成中，這兩點能夠確保微波傳輸線諧振腔以及量子比特的工作性能維持在最佳狀態(tài)。

可選的，所述傳輸線的形狀為直線形狀或曲線形狀。為了降低微波傳輸線諧振腔的整體體積，所述傳輸線的形狀優(yōu)選為曲線形狀。連接中心節(jié)點和終端的傳輸線的形狀并不需要保持一致，可以適當彎繞以節(jié)省空間。但為了最大程度利用空間布局，優(yōu)選以中心輻射對稱的方式設計。中心節(jié)點到不同終端之間的傳輸線之間的間距不得低于一個最小間隔參數，這個最小間隔參數視實際情況而定。例如，在本申請的一個實施例中，所述最小間隔參數為100μm，但在本申請的其他實施例中，所述最小間隔參數還可以為50μm、60μm、70μm等。設定最小間隔參數的目的是為了避免線路上信號輻射導致的串擾。

還需要說明的是，本方案的設計基于匹配基于阻抗匹配原則，針對所使用的具體基片的參數，設計對應的傳輸線的線寬比。然后調整中心節(jié)點到每個終端的距離，來設計微波傳輸線諧振腔的耦合模式。耦合模式的是指在具體的結構中，兩個終端間的半波長共面波導諧振腔的實際諧振頻率。該頻率可以直接通過微波仿真軟件sonnet計算出來。為了達到最有效的耦合效果，傳輸線的耦合模式設計在7-8ghz范圍內。傳輸線的形狀不僅限于附圖1所示的直線形狀，可以使用螺旋形，圓弧形等彎繞方式來進一步縮小尺寸，以利用整個芯片的空間。

所述微波傳輸線諧振腔相較于傳統的微波諧振腔具有以下優(yōu)點：

1、所述微波傳輸線諧振腔使用共面波導結構，從同一個中心節(jié)點出發(fā)，通過傳輸線延伸至多個終端，來代替?zhèn)鹘y的半波長共面波導傳輸線，作為多比特量子芯片中的量子數據總線；

2、所述微波傳輸線諧振腔的任意兩個終端間都能夠形成一端半波長諧振腔，將量子比特放置在終端處能夠確保相互間的耦合達到最大；

3、所述微波傳輸線諧振腔的任意兩個終端間的路徑距離都是相等的，這樣的優(yōu)勢是可以將不同終端間的信號干擾降至最低，在維持單一的耦合模式的同時，耦合量子比特的能力隨終端的數量線性提升，并且有利于整個量子芯片實施整齊劃一的規(guī)劃和涉及；

4、所述微波傳輸線諧振腔的中心節(jié)點到終端間的傳輸線的形狀可以靈活化涉及，經過中心節(jié)點輻射對稱的設計方式，能夠最大程度上利用空間布局，降低量子芯片的整體體積。

在上述實施例的基礎上，在本申請的一個具體實施例中，參考圖7，所述對所述預設金屬層進行刻蝕具體包括：

s1031：在所述預設金屬層表面旋涂一層光刻膠，使用紫外光刻，曝光出所述中心節(jié)點、傳輸線及至少三個終端的圖案，并進行顯影；

s1032：使用反應離子刻蝕技術刻蝕吊多余部分的預設金屬層；

s1033：去除殘膠，得到完整的微波傳輸線諧振腔。

在上述實施例的基礎上，在本申請的另一個具體實施例中，參考圖8，所述去除殘膠之后還包括：

s104：旋涂一層保護膠，使所述保護膠覆蓋所述中心節(jié)點、傳輸線及至少三個終端。

在保護膠形成后，即可繼續(xù)用于下一步量子比特精細結構的加工。

相應的，本申請實施例還提供了一種量子數據總線，包括如上述任一實施例所述的微波傳輸線諧振腔。

相應的，本申請實施例還提供了一種量子芯片，包括量子比特及如上述任一實施例所述的微波傳輸線諧振腔。

綜上所述，本申請實施例提供了一種量子芯片、數據總線、微波傳輸線諧振腔及其制備方法，其中，所述微波傳輸線諧振腔從同一個中心節(jié)點出發(fā)，利用傳輸線延伸至多個終端，每一個終端都可以用于耦合一至兩個量子比特，從而增加了微波傳輸線諧振腔能夠耦合的量子比特數量；并且所述微波傳輸線諧振腔較現有技術中的微波諧振腔能夠耦合的量子比特數量更多，不需要通過增加微波諧振腔數量的方式來增加量子芯片能夠耦合的量子比特數量，降低了能夠耦合多量子比特的量子芯片的結構設計復雜性。

進一步的，通過實驗發(fā)現，以中心節(jié)點到每個終端的傳輸線長度相等，以及每兩個終端之間的傳輸線長度相等的原則設計的微波傳輸線諧振腔可以將不同終端間的信號干擾降至最低，在維持單一的耦合模式的同時，耦合量子比特的能力隨終端的數量線性提升，有利于整個量子芯片實施整齊劃一的規(guī)劃與設計。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

對所公開的實施例的上述說明，使本領域專業(yè)技術人員能夠實現或使用本發(fā)明。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。