本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，且特別是涉及一種可有效地維持擊穿電壓的半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)：

1、一些半導(dǎo)體結(jié)構(gòu)在高壓(如，100v以上)操作的情況下，由于橫向電場(chǎng)較強(qiáng)，因此容易產(chǎn)生擊穿(breakdown)。如此一來(lái)，將導(dǎo)致半導(dǎo)體元件的擊穿電壓下降。因此，如何有效地維持半導(dǎo)體元件的擊穿電壓為目前持續(xù)努力的目標(biāo)。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其制造方法，其可有效地維持半導(dǎo)體元件擊穿電壓。

2、本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)，包括基底、多層外延結(jié)構(gòu)、摻雜區(qū)、終端環(huán)(termination?ring)與第一介電層。多層外延結(jié)構(gòu)位于基底上。在多層外延結(jié)構(gòu)中具有溝槽。多層外延結(jié)構(gòu)包括第一外延層、第二外延層與第三外延層。第二外延層位于第一外延層與第三外延層之間。第三外延層位于溝槽的底部與基底之間。摻雜區(qū)位于溝槽的正下方的第三外延層中。終端環(huán)位于溝槽中。第一介電層位于終端環(huán)與多層外延結(jié)構(gòu)之間。

3、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)中，第三外延層可具有第一導(dǎo)電型。摻雜區(qū)可具有第二導(dǎo)電型。第一導(dǎo)電型與第二導(dǎo)電型為不同導(dǎo)電型。

4、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)中，摻雜區(qū)的寬度可大于溝槽的寬度。

5、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)中，第一外延層的阻值可小于第三外延層的阻值，且第二外延層的阻值可小于第一外延層的阻值。

6、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)中，可包括多個(gè)終端環(huán)。在多層外延結(jié)構(gòu)中可具有多個(gè)溝槽。多個(gè)終端環(huán)位于多個(gè)溝槽中。

7、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)中，多個(gè)溝槽之間的多個(gè)間距可彼此相同。

8、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)中，還可包括第二介電層與內(nèi)連線結(jié)構(gòu)。第二介電層位于第一介電層與多個(gè)終端環(huán)上。內(nèi)連線結(jié)構(gòu)位于第二介電層上。內(nèi)連線結(jié)構(gòu)可連接于多個(gè)終端環(huán)中的至少一個(gè)。

9、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)中，多個(gè)終端環(huán)中的一部分可不連接于內(nèi)連線結(jié)構(gòu)。

10、本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括以下步驟。提供基底。在基底上形成多層外延結(jié)構(gòu)。多層外延結(jié)構(gòu)包括第一外延層、第二外延層與第三外延層。第二外延層位于第一外延層與第三外延層之間。第三外延層位于第二外延層與基底之間。在多層外延結(jié)構(gòu)中形成溝槽。第三外延層位于溝槽的底部與基底之間。在溝槽的正下方的第三外延層中形成摻雜區(qū)。在溝槽中形成終端環(huán)。在終端環(huán)與多層外延結(jié)構(gòu)之間形成第一介電層。

11、依照本發(fā)明的一實(shí)施例所述，在上述半導(dǎo)體結(jié)構(gòu)的制造方法中，摻雜區(qū)的形成方法例如是對(duì)多層外延結(jié)構(gòu)進(jìn)行至少一次離子注入制作工藝。

12、基于上述，在本發(fā)明所提出的半導(dǎo)體結(jié)構(gòu)及其制造方法中，摻雜區(qū)位于溝槽的正下方的第三外延層中，由此可有效地分散電場(chǎng)強(qiáng)度，進(jìn)而可有效地維持半導(dǎo)體元件的擊穿電壓。此外，在本發(fā)明所提出的半導(dǎo)體結(jié)構(gòu)及其制造方法中，可通過(guò)調(diào)整第一外延層、第二外延層與第三外延層的阻值來(lái)降低半導(dǎo)體元件的導(dǎo)通電阻與提高半導(dǎo)體元件的擊穿電壓。

13、為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附的附圖作詳細(xì)說(shuō)明如下。

技術(shù)特征：

1.一種半導(dǎo)體結(jié)構(gòu)，包括：

2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第三外延層具有第一導(dǎo)電型，所述摻雜區(qū)具有第二導(dǎo)電型，且所述第一導(dǎo)電型與所述第二導(dǎo)電型為不同導(dǎo)電型。

3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述摻雜區(qū)的寬度大于所述溝槽的寬度。

4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一外延層的阻值小于所述第三外延層的阻值，且所述第二外延層的阻值小于所述第一外延層的阻值。

5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，包括多個(gè)所述終端環(huán)，其中在所述多層外延結(jié)構(gòu)中具有多個(gè)所述溝槽，且多個(gè)所述終端環(huán)位于多個(gè)所述溝槽中。

6.如權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中多個(gè)所述溝槽之間的多個(gè)間距彼此相同。

7.如權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，還包括：

8.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中多個(gè)所述終端環(huán)中的一部分不連接于所述內(nèi)連線結(jié)構(gòu)。

9.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括：

10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述摻雜區(qū)的形成方法包括對(duì)所述多層外延結(jié)構(gòu)進(jìn)行至少一次離子注入制作工藝。

技術(shù)總結(jié)
本發(fā)明公開(kāi)一種半導(dǎo)體結(jié)構(gòu)及其制造方法，其中該半導(dǎo)體結(jié)構(gòu)包括基底、多層外延結(jié)構(gòu)、摻雜區(qū)、終端環(huán)與第一介電層。多層外延結(jié)構(gòu)位于基底上。在多層外延結(jié)構(gòu)中具有溝槽。多層外延結(jié)構(gòu)包括第一外延層、第二外延層與第三外延層。第二外延層位于第一外延層與第三外延層之間。第三外延層位于溝槽的底部與基底之間。摻雜區(qū)位于溝槽的正下方的第三外延層中。終端環(huán)位于溝槽中。第一介電層位于終端環(huán)與多層外延結(jié)構(gòu)之間。

技術(shù)研發(fā)人員：蕭純穎,何昌瑾,黃建洺
受保護(hù)的技術(shù)使用者：力晶積成電子制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/5