本文所述的實(shí)施方案涉及半導(dǎo)體器件。更具體地，本文所述的實(shí)施方案涉及用于形成到半導(dǎo)體基板上的晶體管的連接的布局。相關(guān)技術(shù)描述標(biāo)準(zhǔn)單元是可提供邏輯功能、存儲(chǔ)功能等的晶體管、無(wú)源結(jié)構(gòu)和互連結(jié)構(gòu)的群組。標(biāo)準(zhǔn)單元方法的當(dāng)前趨勢(shì)是朝向減小標(biāo)準(zhǔn)單元的尺寸同時(shí)增加標(biāo)準(zhǔn)單元內(nèi)的復(fù)雜性(例如，電路密度和部件數(shù)量)。然而，隨著標(biāo)準(zhǔn)單元設(shè)計(jì)變得更小，提供對(duì)標(biāo)準(zhǔn)單元內(nèi)的部件的訪問(wèn)(例如，連接)變得更困難。另外，隨著標(biāo)準(zhǔn)單元的尺寸減小，標(biāo)準(zhǔn)單元的性能可變得更受單元內(nèi)的特性影響。例如，標(biāo)準(zhǔn)單元內(nèi)的電阻(諸如在金屬跡線中或擴(kuò)散區(qū)域與單元中的金屬跡線之間的界面中)可降低單元的性能，隨著單元變得更小，對(duì)性能的影響變得更成問(wèn)題。因此，減小標(biāo)準(zhǔn)單元內(nèi)的電阻可提高單元的性能。

背景技術(shù)：

技術(shù)實(shí)現(xiàn)思路

技術(shù)特征：

1.一種裝置，所述裝置包括：

2.根據(jù)權(quán)利要求1所述的裝置，其中所述第一金屬層定位在所述基板的頂側(cè)。

3.根據(jù)權(quán)利要求1所述的裝置，其中所述第二金屬層定位在所述基板的背側(cè)。

4.根據(jù)權(quán)利要求1所述的裝置，其中所述第一導(dǎo)軌和所述第二導(dǎo)軌是連接到一個(gè)或多個(gè)功率源的功率導(dǎo)軌。

5.根據(jù)權(quán)利要求1所述的裝置，其中所述第一導(dǎo)軌和所述第二導(dǎo)軌是用于所述源極區(qū)域和所述漏極區(qū)域的信號(hào)導(dǎo)軌。

6.根據(jù)權(quán)利要求1所述的裝置，其中所述源極區(qū)域經(jīng)由與所述第一金屬層和所述第二金屬層兩者的相應(yīng)連接而耦合到所述第一導(dǎo)軌，并且其中所述漏極區(qū)域經(jīng)由與所述第一金屬層和所述第二金屬層兩者的相應(yīng)連接而耦合到所述第二導(dǎo)軌。

7.根據(jù)權(quán)利要求6所述的裝置，所述裝置還包括將所述源極區(qū)域耦合到所述第一金屬層的至少一個(gè)通孔和將所述源極區(qū)域耦合到所述第二金屬層的至少一個(gè)通孔。

8.根據(jù)權(quán)利要求6所述的裝置，所述裝置還包括將所述漏極區(qū)域耦合到所述第一金屬層的至少一個(gè)通孔以及將所述漏極區(qū)域耦合到所述第二金屬層的至少一個(gè)通孔。

9.根據(jù)權(quán)利要求1所述的裝置，所述裝置還包括至少一個(gè)通孔，所述至少一個(gè)通孔將所述柵極區(qū)域耦合到所述第一金屬層和所述第二金屬層中的至少一者。

10.一種存儲(chǔ)多個(gè)指令的非暫態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述多個(gè)指令當(dāng)被執(zhí)行時(shí)生成集成電路器件，所述集成電路器件包括：

11.根據(jù)權(quán)利要求10所述的非暫態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述源極區(qū)域通過(guò)所述第一金屬層接收來(lái)自提供供電電壓的功率源的電流的第一部分，并且通過(guò)所述第二金屬層接收來(lái)自提供所述供電電壓的所述功率源的所述電流的第二部分。

12.根據(jù)權(quán)利要求11所述的非暫態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中基于所述第一金屬層的電阻和所述第二金屬層的電阻來(lái)控制所述電流的所述第一部分和所述電流的所述第二部分。

13.根據(jù)權(quán)利要求10所述的非暫態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述第一金屬層包括耦合到所述第一導(dǎo)軌的功率路由和耦合到所述第二導(dǎo)軌的接地路由，并且其中所述源極區(qū)域耦合到所述第一金屬層中的所述功率路由，并且所述漏極區(qū)域耦合到所述第一金屬層中的所述接地路由。

14.根據(jù)權(quán)利要求10所述的非暫態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述第二金屬層包括耦合到所述第一導(dǎo)軌的功率路由和耦合到所述第二導(dǎo)軌的接地路由，并且其中所述源極區(qū)域耦合到所述第二金屬層中的所述功率路由，并且所述漏極區(qū)域耦合到所述第二金屬層中的所述接地路由。

15.一種集成電路器件，所述集成電路器件包括：

16.根據(jù)權(quán)利要求15所述的器件，其中所述第一金屬層中的所述功率路由和所述接地路由耦合到功率源。

17.根據(jù)權(quán)利要求16所述的器件，其中所述第二金屬層中的所述功率路由和所述接地路由耦合到所述功率源。

18.根據(jù)權(quán)利要求17所述的器件，其中所述源極區(qū)域被配置為通過(guò)所述第一金屬層中的所述功率路由從所述功率源接收電流的第一部分，并且其中所述源極區(qū)域被配置為通過(guò)所述第二金屬層中的所述功率路由從所述功率源接收所述電流的第二部分。

19.根據(jù)權(quán)利要求15所述的器件，其中所述第一接觸件和所述第二接觸件定位在所述晶體管豎直上方的第一絕緣層中，并且其中所述第三接觸件和所述第四接觸件定位在所述晶體管豎直下方的第二絕緣層中。

20.根據(jù)權(quán)利要求15所述的器件，其中所述柵極區(qū)域經(jīng)由穿過(guò)所述晶體管上方的絕緣層的通孔耦合到所述第一金屬層和所述第二金屬層中的至少一者。

21.一種裝置，所述裝置包括：

22.根據(jù)權(quán)利要求21所述的裝置，所述裝置還包括連接到所述第一金屬層中的第三導(dǎo)線和所述第二金屬層中的第四導(dǎo)線的功率導(dǎo)軌，其中所述第一晶體管經(jīng)由所述第三導(dǎo)線和所述第四導(dǎo)線連接到所述功率導(dǎo)軌。

23.根據(jù)權(quán)利要求21所述的裝置，所述裝置還包括形成在所述晶體管區(qū)域內(nèi)的第二晶體管，其中所述第一晶體管和所述第二晶體管在所述水平維度上分離。

24.根據(jù)權(quán)利要求23所述的裝置，其中所述控制信號(hào)是在所述第二晶體管的信號(hào)輸出端與所述第一晶體管的所述信號(hào)輸入端之間路由的。

25.根據(jù)權(quán)利要求21所述的裝置，所述裝置還包括至少一個(gè)通孔結(jié)構(gòu)，所述通孔結(jié)構(gòu)將所述第一導(dǎo)線連接到所述第二導(dǎo)線。

26.根據(jù)權(quán)利要求25所述的裝置，其中所述至少一個(gè)通孔結(jié)構(gòu)在所述晶體管區(qū)域中包括至少一個(gè)無(wú)源摻雜區(qū)域。

27.根據(jù)權(quán)利要求21所述的裝置，其中所述第一金屬層定位在所述晶體管區(qū)域的頂側(cè)，并且其中所述第二金屬層定位在所述晶體管區(qū)域的背側(cè)。

28.根據(jù)權(quán)利要求21所述的裝置，其中所述控制信號(hào)在所述豎直維度上被路由到所述第一晶體管下方。

29.根據(jù)權(quán)利要求21所述的裝置，所述裝置還包括在所述第一導(dǎo)線與所述第一晶體管之間的至少一個(gè)通孔。

30.一種裝置，所述裝置包括：

31.根據(jù)權(quán)利要求30所述的裝置，所述裝置還包括形成在所述晶體管區(qū)域內(nèi)的第二晶體管，其中所述控制信號(hào)是在所述第二晶體管的信號(hào)輸出端與所述第一晶體管的所述信號(hào)輸入端之間路由的。

32.根據(jù)權(quán)利要求30所述的裝置，其中所述至少一個(gè)通孔結(jié)構(gòu)包括所述晶體管區(qū)域中的至少一個(gè)摻雜區(qū)域以及在所述第一導(dǎo)線與所述第二導(dǎo)線之間的一個(gè)或多個(gè)通孔連接。

33.根據(jù)權(quán)利要求30所述的裝置，其中所述至少一個(gè)通孔結(jié)構(gòu)包括并聯(lián)連接在所述第一導(dǎo)線與所述第二導(dǎo)線之間的兩個(gè)或更多個(gè)通孔結(jié)構(gòu)。

34.根據(jù)權(quán)利要求33所述的裝置，其中所述兩個(gè)或更多個(gè)通孔結(jié)構(gòu)在所述第一金屬層中連接在一起。

35.根據(jù)權(quán)利要求30所述的裝置，其中所述至少一個(gè)通孔結(jié)構(gòu)位于所述裝置的端部部分中。

36.一種裝置，所述裝置包括：

37.根據(jù)權(quán)利要求36所述的裝置，其中所述第一源極區(qū)域和所述第一漏極區(qū)域連接到所述第一金屬層和所述第二金屬層中的附加的布線，并且其中所述第二源極區(qū)域和所述第二漏極區(qū)域連接到所述第一金屬層和所述第二金屬層中的附加的布線。

38.根據(jù)權(quán)利要求36所述的裝置，其中所述至少一個(gè)通孔結(jié)構(gòu)包括所述晶體管區(qū)域中的至少一個(gè)摻雜區(qū)域以及在所述第一導(dǎo)線與所述第二導(dǎo)線之間的一個(gè)或多個(gè)通孔連接。

39.根據(jù)權(quán)利要求36所述的裝置，其中所述至少一個(gè)通孔結(jié)構(gòu)包括并聯(lián)連接在所述第一導(dǎo)線與所述第二導(dǎo)線之間的兩個(gè)或更多個(gè)通孔結(jié)構(gòu)。

40.根據(jù)權(quán)利要求36所述的裝置，其中所述第二連接包括在所述第二導(dǎo)線與所述第二晶體管之間的至少一個(gè)通孔。

41.一種存儲(chǔ)器裝置，所述存儲(chǔ)器裝置包括：

42.根據(jù)權(quán)利要求41所述的裝置，其中所述第一位線包括位于所述第一金屬層中的附加的導(dǎo)線，并且其中位于所述第一金屬層中的所述導(dǎo)線和位于所述第一金屬層中的所述附加的導(dǎo)線被配置作為互補(bǔ)對(duì)。

43.根據(jù)權(quán)利要求41所述的裝置，其中所述第二位線包括位于所述第二金屬層中的附加的導(dǎo)線，并且其中位于所述第二金屬層中的所述導(dǎo)線和位于所述第二金屬層中的所述附加的導(dǎo)線被配置作為互補(bǔ)對(duì)。

44.根據(jù)權(quán)利要求41所述的裝置，所述裝置還包括：

45.根據(jù)權(quán)利要求44所述的裝置，所述裝置還包括：

46.根據(jù)權(quán)利要求41所述的裝置，其中所述第一位線和所述第二位線在第一方向上跨越所述多個(gè)位單元，所述裝置還包括：

47.根據(jù)權(quán)利要求46所述的裝置，其中所述第一字線連接到所述第二位單元，并且其中所述第二字線連接到所述第一位單元。

48.根據(jù)權(quán)利要求41所述的裝置，其中所述第一位線平行于所述第二位線。

49.根據(jù)權(quán)利要求41所述的裝置，其中所述位單元在第一方向上相鄰定位，并且其中所述第一位線和所述第二位線在垂直于所述第一方向的第二方向上跨越所述多個(gè)位單元。

50.一種存儲(chǔ)器裝置，所述存儲(chǔ)器裝置包括：

51.根據(jù)權(quán)利要求50所述的裝置，所述裝置還包括與所述多個(gè)位單元中的所述第二位單元相鄰的第三位單元，所述第三位單元位于所述第二位單元的與所述第一位單元相對(duì)的側(cè)，其中位于所述第一金屬層中的所述導(dǎo)線連接到所述第三位單元。

52.根據(jù)權(quán)利要求51所述的裝置，所述裝置還包括與所述多個(gè)位單元中的所述第三位單元相鄰的第四位單元，所述第四位單元位于所述第三位單元的與所述第二位單元相對(duì)的側(cè)，其中位于所述第二金屬層中的所述導(dǎo)線連接到所述第四位單元。

53.根據(jù)權(quán)利要求50所述的裝置，其中所述位單元在第一方向上相鄰定位，并且其中所述第一字線和所述第二字線在所述第一方向上跨越所述多個(gè)位單元。

54.根據(jù)權(quán)利要求50所述的裝置，其中所述第一字線和所述第二字線在第一方向上跨越所述多個(gè)位單元，所述裝置還包括：

55.根據(jù)權(quán)利要求50所述的裝置，所述裝置還包括耦合到所述第一字線和所述第二字線的字線邏輯單元，其中所述字線邏輯單元被配置為向所述第一字線和所述第二字線提供獨(dú)立的控制信號(hào)。

56.一種系統(tǒng)，所述系統(tǒng)包括：

57.根據(jù)權(quán)利要求56所述的系統(tǒng)，所述系統(tǒng)還包括位線邏輯電路，所述位線邏輯電路與所述第一存儲(chǔ)體和所述第二存儲(chǔ)體相鄰并且跨越所述第一存儲(chǔ)體和所述第二存儲(chǔ)體的長(zhǎng)度。

58.根據(jù)權(quán)利要求57所述的系統(tǒng)，所述系統(tǒng)還包括：

59.根據(jù)權(quán)利要求58所述的系統(tǒng)，所述系統(tǒng)還包括：

60.根據(jù)權(quán)利要求56所述的系統(tǒng)，所述系統(tǒng)還包括耦合到所述存儲(chǔ)器單元的第一存儲(chǔ)體和所述存儲(chǔ)器單元的第二存儲(chǔ)體的全局控制邏輯電路，其中全局控制邏輯電路包括一個(gè)或多個(gè)時(shí)鐘和一個(gè)或多個(gè)解碼器。

技術(shù)總結(jié)
公開(kāi)了可以在FinFET器件或納米片F(xiàn)ET器件中實(shí)現(xiàn)的標(biāo)準(zhǔn)單元布局。該標(biāo)準(zhǔn)單元布局包括來(lái)自頂側(cè)金屬層和背側(cè)金屬層兩者的功率源連接。標(biāo)準(zhǔn)單元中的器件可以連接到該頂側(cè)金屬層和該背側(cè)金屬層兩者。各種單元布局可以包括從第一器件傳遞到背側(cè)層中并且然后在第二器件下面的控制信號(hào)路線。還公開(kāi)了存儲(chǔ)器陣列中的位線及字線的背側(cè)路由和頂側(cè)路由的各種具體實(shí)施。

技術(shù)研發(fā)人員：S·那拉揚(yáng),P·拉格哈萬(wàn),M·H·阿布-拉赫馬,A·奧利瓦,A·巴蒂亞,S·納扎爾
受保護(hù)的技術(shù)使用者：蘋(píng)果公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/14