本發(fā)明涉及硅集成芯片器件，具體涉及一種硅集成芯片器件及其制備方法。

背景技術(shù)：

1、絕緣柵雙極晶體管(igbt)應(yīng)用通常要搭配續(xù)流二極管。igbt和該續(xù)流二極管并聯(lián)使用，或?qū)gbt芯片和續(xù)流二極管芯片封裝成模塊應(yīng)用。通常續(xù)流二極管為快恢復(fù)二極管(frd)。由于igbt和frd都有少子存儲(chǔ)效應(yīng)，所以開(kāi)關(guān)工作時(shí)有較長(zhǎng)的恢復(fù)時(shí)間，即存在開(kāi)關(guān)時(shí)延長(zhǎng)的缺陷。而肖特基勢(shì)壘二極管(sbd)是多子器件，沒(méi)有少子存儲(chǔ)效應(yīng)，所以開(kāi)關(guān)工作時(shí)恢復(fù)時(shí)間很短，也就是開(kāi)關(guān)時(shí)延短，同時(shí)具有低正向阻抗。但是sbd由于是金屬勢(shì)壘結(jié)其反向阻斷能力很低，一般硅基sbd反向耐壓能力不足300v，所以很難將其直接應(yīng)用在igbt中。同時(shí)如果直接將igbt、frd與sbd集成在一起，芯片利用率較低。

2、因此，需要一種方案，能將在igbt與frd的集成芯片中引入sbd，有效利用低正向阻抗及開(kāi)關(guān)時(shí)延短的優(yōu)點(diǎn)，同時(shí)克服sbd芯片的反向耐壓能力較低的缺點(diǎn)，最終實(shí)現(xiàn)系統(tǒng)芯片高耐壓、低正向阻抗、及開(kāi)關(guān)時(shí)延短的性能。

技術(shù)實(shí)現(xiàn)思路

1、因此，本發(fā)明提供一種硅集成芯片器件及其制備方法，以解決igbt與frd的集成芯片芯片面積利用率低、開(kāi)關(guān)時(shí)延長(zhǎng)，且由于sbd芯片的反向耐壓能力較低無(wú)法直接應(yīng)用在igbt中的問(wèn)題。

2、本發(fā)明提供一種硅集成芯片器件，包括：若干集成單元，任一所述集成單元包括：

3、背面電極，所述背面電極為集電區(qū)；

4、襯底層，位于所述背面電極一側(cè)的表面，所述襯底層至少包括漂移區(qū)；

5、igbt模塊區(qū)、sbd模塊區(qū)和frd模塊區(qū)；

6、其中，所述sbd模塊區(qū)位于所述igbt模塊區(qū)和所述frd模塊區(qū)之間；所述igbt模塊區(qū)、sbd模塊區(qū)和frd模塊區(qū)之間無(wú)間隔緊密排布；

7、正面電極，所述正面電極覆蓋所述igbt模塊區(qū)背向所述襯底層一側(cè)表面、所述sbd模塊區(qū)背向所述襯底層一側(cè)表面和所述frd模塊區(qū)背向所述襯底層一側(cè)表面，同時(shí)作為所述igbt模塊、所述sbd模塊和所述frd模塊的電極。

8、可選的，所述igbt模塊區(qū)包括位于所述漂移區(qū)內(nèi)的igbt基區(qū)和igbt發(fā)射區(qū)，所述漂移區(qū)包圍所述igbt基區(qū)，所述igbt基區(qū)包圍所述igbt發(fā)射區(qū)；

9、所述igbt基區(qū)位于所述igbt模塊區(qū)朝向所述襯底層的一側(cè)；

10、所述igbt基區(qū)背向所述襯底層一側(cè)表面接觸所述正面電極；所述igbt發(fā)射區(qū)背向所述襯底層一側(cè)表面接觸所述正面電極。

11、可選的，所述igbt模塊區(qū)還包括：

12、柵氧層，位于所述漂移區(qū)背向所述襯底層一側(cè)表面，且部分覆蓋所述第一igbt基區(qū)背向所述襯底層一側(cè)表面和所述igbt發(fā)射區(qū)的背向所述襯底層一側(cè)表面；

13、多晶硅柵極層，覆蓋所述柵氧層背向所述漂移區(qū)一側(cè)表面；

14、鈍化層，覆蓋所述多晶硅柵極層背向所述柵氧層一側(cè)表面，并延伸包覆所述柵氧層的側(cè)面和所述柵極層的側(cè)面；其中，所述鈍化層背向所述多晶硅柵極層一側(cè)表面和所述鈍化層的側(cè)面均與所述正面電極接觸。

15、可選的，所述igbt發(fā)射區(qū)為摻雜磷或砷的硅區(qū)；

16、所述柵氧層的厚度為10nm-100nm；

17、所述多晶硅柵極層為摻雜磷的多晶硅；

18、所述鈍化層為sio2、sin、pia的復(fù)合結(jié)構(gòu)。

19、可選的，所述sbd模塊區(qū)包括位于所述漂移區(qū)中交替排列的若干個(gè)sbd摻雜區(qū)和若干個(gè)sbd勢(shì)壘區(qū)；

20、所述若干個(gè)sbd勢(shì)壘區(qū)背向所述漂移區(qū)一側(cè)表面與所述正面電極接觸。

21、可選的，所述sbd勢(shì)壘區(qū)為ti、ni、pt或nipt合金等。

22、可選的，所述frd模塊區(qū)包括位于所述漂移區(qū)中的frd摻雜區(qū)；

23、所述frd摻雜區(qū)背向所述漂移區(qū)一側(cè)表面與所述正面電極接觸。

24、可選的，所述襯底層包括擴(kuò)散層和基礎(chǔ)襯底層，或者所述襯底層包括基礎(chǔ)襯底層和外延層。

25、可選的，所述正面電極為al、tial、alsi或alsicu等。

26、本發(fā)明還提供一種硅集成芯片器件的制造方法，包括以下步驟：提供襯底層，所述襯底層至少包括漂移區(qū)；在所述襯底層一側(cè)形成igbt模塊區(qū)、sbd模塊區(qū)和frd模塊區(qū)，所述sbd模塊區(qū)位于所述igbt模塊區(qū)和所述frd模塊區(qū)之間；所述igbt模塊區(qū)、sbd模塊區(qū)和frd模塊區(qū)之間無(wú)間隔緊密排布；形成正面電極，所述正面電極覆蓋所述igbt模塊區(qū)背向所述襯底層一側(cè)表面、所述sbd模塊區(qū)背向所述襯底層一側(cè)表面和所述frd模塊區(qū)背向所述襯底層一側(cè)表面，同時(shí)作為所述igbt模塊、所述sbd模塊和所述frd模塊的電極；形成背面電極，所述背面電極位于所述襯底層背向所述漂移區(qū)一側(cè)表面，所述背面電極為集電區(qū)。

27、本發(fā)明的技術(shù)方案，具有如下優(yōu)點(diǎn)：

28、本發(fā)明提供一種硅集成芯片器件，包括：若干集成單元，任一所述集成單元包括：背面電極，所述背面電極為集電區(qū)；襯底層，位于所述背面電極一側(cè)的表面，所述襯底層至少包括漂移區(qū)；igbt模塊區(qū)、sbd模塊區(qū)和frd模塊區(qū)；其中，所述sbd模塊區(qū)位于所述igbt模塊區(qū)和所述frd模塊區(qū)之間；所述igbt模塊區(qū)、所述sbd模塊區(qū)和所述frd模塊區(qū)之間無(wú)間隔緊密排布；正面電極，所述正面電極覆蓋所述igbt模塊區(qū)背向所述襯底層一側(cè)表面、所述sbd模塊區(qū)背向所述襯底層一側(cè)表面和所述frd模塊區(qū)背向所述襯底層一側(cè)表面，同時(shí)作為所述igbt模塊、所述sbd模塊和所述frd模塊的電極。

29、一方面，本發(fā)明提供的硅集成芯片器件將sbd芯片與frd芯片結(jié)構(gòu)進(jìn)行融合，利用frd芯片反向承壓時(shí)的耗盡區(qū)擴(kuò)展效應(yīng)屏蔽sbd芯片所承受的電場(chǎng)，提高了sbd模塊的反向耐壓能力，縮短了開(kāi)關(guān)工作時(shí)恢復(fù)時(shí)間，進(jìn)而提升了開(kāi)關(guān)效率，可以確保器件在應(yīng)用中具有較高的開(kāi)關(guān)速度，較低的導(dǎo)通及開(kāi)關(guān)損耗。另一方面，通過(guò)將frd和sbd的單元結(jié)構(gòu)碎片化分布到igbt芯片中，igbt模塊區(qū)、sbd模塊區(qū)和frd模塊區(qū)之間無(wú)間隔緊密排布，且共用正面電極、漂移區(qū)和背面電極，提高了芯片面積利用率，簡(jiǎn)化了工藝流程。

30、因此，本發(fā)明提供的硅集成芯片器件通過(guò)巧妙的設(shè)計(jì)將igbt芯片、sbd芯片、frd芯片結(jié)構(gòu)碎片化后有機(jī)結(jié)合在一起，通過(guò)引入sbd模塊，縮短了器件的開(kāi)關(guān)時(shí)延，確保器件在應(yīng)用中具有較高的開(kāi)關(guān)速度，較低的導(dǎo)通及開(kāi)關(guān)損耗，并在結(jié)構(gòu)尺寸設(shè)計(jì)上保證反向耐壓由igbt、frd的pn結(jié)承擔(dān)，能有效提高器件的反向耐壓性能和芯片面積利用率，將frd模塊的耐高壓性能和sbd模塊的低正向阻抗及開(kāi)關(guān)時(shí)延短的性能有效結(jié)合，使得硅集成芯片器件具有高耐壓、低正向阻抗以及開(kāi)關(guān)時(shí)延短的性能。

31、本發(fā)明提供的硅集成芯片器件制備方法，可制備本發(fā)明提供的硅集成芯片器件。一方面，本發(fā)明提供的硅集成芯片器件將sbd芯片與frd芯片結(jié)構(gòu)進(jìn)行融合，利用frd芯片反向承壓時(shí)的耗盡區(qū)擴(kuò)展效應(yīng)屏蔽sbd芯片所承受的電場(chǎng)，提高了sbd模塊的反向耐壓能力，縮短了開(kāi)關(guān)工作時(shí)恢復(fù)時(shí)間，進(jìn)而提升了開(kāi)關(guān)效率，可以確保器件在應(yīng)用中具有較高的開(kāi)關(guān)速度，較低的導(dǎo)通及開(kāi)關(guān)損耗。另一方面，通過(guò)將frd和sbd的單元結(jié)構(gòu)碎片化分布到igbt芯片中，igbt模塊區(qū)、sbd模塊區(qū)和frd模塊區(qū)之間無(wú)間隔緊密排布，且共用正面電極、漂移區(qū)和背面電極，提高了芯片面積利用率，簡(jiǎn)化了工藝流程。因此，本發(fā)明提供的硅集成芯片器件通過(guò)巧妙的設(shè)計(jì)將igbt芯片、sbd芯片、frd芯片結(jié)構(gòu)碎片化后有機(jī)結(jié)合在一起，通過(guò)引入sbd模塊，縮短了器件的開(kāi)關(guān)時(shí)延，確保器件在應(yīng)用中具有較高的開(kāi)關(guān)速度，較低的導(dǎo)通及開(kāi)關(guān)損耗，并在結(jié)構(gòu)尺寸設(shè)計(jì)上保證反向耐壓由igbt、frd的pn結(jié)承擔(dān)，能有效提高器件的反向耐壓性能和芯片面積利用率，將frd模塊的耐高壓性能和sbd模塊的低正向阻抗及開(kāi)關(guān)時(shí)延短的性能有效結(jié)合，使得硅集成芯片器件具有高耐壓、低正向阻抗以及開(kāi)關(guān)時(shí)延短的性能。