本發(fā)明涉及半導(dǎo)體，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子裝置。

背景技術(shù)：

1、目前，隨著工藝尺寸的不斷縮小，由于電源電壓沒有能夠隨著器件溝道長度、結(jié)深和柵氧化層厚度等尺寸的減小以及襯底摻雜濃度的增加而等比例減小，導(dǎo)致了溝道橫向電場與縱向電場顯著增加。高電場的作用，將加速載流子的運(yùn)動，從而載流子變?yōu)榫哂懈吣芰康臒彷d流子，載流子能通過隧穿效應(yīng)直接進(jìn)入柵氧化層，使mosfet晶體管的閾值電壓等參數(shù)發(fā)生漂移或者退化，影響器件的可靠性，最終導(dǎo)致器件失效。

2、比較通用的解決上述hci效應(yīng)的方法有形成輕摻雜漏區(qū)（lightly?doped?drain，ldd），也就是通常所說的源漏擴(kuò)展（source?drain?extension）技術(shù)。ldd技術(shù)使原本重?fù)诫s的n+突變結(jié)轉(zhuǎn)變?yōu)榫徸兘Y(jié)，以nmos為例，通過在漏區(qū)外側(cè)包裹輕摻雜的n型雜質(zhì)，形成n+n/pw結(jié)，從而緩和電場強(qiáng)度，使被加速得電子在單個自由程內(nèi)獲得相對較小的動能，從而減少“熱載流子”的數(shù)量，達(dá)到保護(hù)柵極的作用。

3、隨著工藝節(jié)點(diǎn)的不斷縮小，器件的尺寸也會不斷縮小，在器件工作電壓比較大時，器件尺寸越小，nmos的漏區(qū)和溝道區(qū)之間的pn結(jié)所承受的電場強(qiáng)度也就越大。雖然采用了ldd技術(shù)，但是依然會產(chǎn)生較多的hci，可靠性會變差。在半導(dǎo)體制造工藝進(jìn)入納米級后，一般在cmos器件中都采用側(cè)墻結(jié)構(gòu)（spacer），側(cè)墻結(jié)構(gòu)環(huán)繞柵極，可以保護(hù)多晶硅柵極、定義半導(dǎo)體襯底的源漏擴(kuò)展以及源漏離子注入?yún)^(qū)域、防止自對準(zhǔn)硅化物造成橋接、以及防止在進(jìn)行高強(qiáng)度和大劑量的源/漏區(qū)注入過于接近溝道而導(dǎo)致發(fā)生源/漏穿透的問題。

4、目前通常先形成輕摻雜漏區(qū)之后，再通過側(cè)墻定義源漏注入?yún)^(qū)域來改善熱載流子注入效應(yīng)，但是側(cè)墻工藝窗口受到工藝節(jié)點(diǎn)縮小限制，導(dǎo)致有效輕摻雜漏區(qū)寬度變?。煌瑫r側(cè)墻刻蝕后形成的頂部較尖的斜肩結(jié)構(gòu)容易產(chǎn)生缺陷，增加?xùn)艠O和接觸孔之間的漏電風(fēng)險，影響器件性能。

技術(shù)實(shí)現(xiàn)思路

1、在
技術(shù)實(shí)現(xiàn)要素：
部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

2、針對目前存在的問題，本發(fā)明實(shí)施例一方面提供一種半導(dǎo)體器件的制造方法，包括：

3、提供半導(dǎo)體襯底，所述半導(dǎo)體襯底中形成有淺溝槽隔離結(jié)構(gòu)，相鄰淺溝槽隔離結(jié)構(gòu)之間的所述半導(dǎo)體襯底上形成有第一刻蝕停止層；

4、對所述第一刻蝕停止層進(jìn)行回刻蝕，以得到第二刻蝕停止層，所述第二刻蝕停止層的寬度小于所述第一刻蝕停止層的寬度；

5、以所述第二刻蝕停止層為掩膜對所述半導(dǎo)體襯底進(jìn)行離子注入，以在所述半導(dǎo)體襯底中形成源漏區(qū)；

6、去除所述第二刻蝕停止層；

7、在所述半導(dǎo)體襯底上形成柵電極層；

8、在所述柵電極層的側(cè)壁上形成側(cè)墻結(jié)構(gòu)，所述側(cè)墻結(jié)構(gòu)的頂部與所述柵電極層的頂部齊平。

9、在一個實(shí)施例中，所述在所述柵電極層的側(cè)壁上形成側(cè)墻結(jié)構(gòu)，包括：

10、在所述柵電極層的側(cè)壁上形成第一側(cè)墻層；以及，

11、在所述第一側(cè)墻層的外側(cè)形成第二側(cè)墻層。

12、在一個實(shí)施例中，在形成所述第一側(cè)墻層之后、形成所述第二側(cè)墻層之前，還包括：

13、以所述柵電極層和所述第一側(cè)墻層為掩膜對所述半導(dǎo)體襯底進(jìn)行離子注入，以在所述半導(dǎo)體襯底中形成輕摻雜漏區(qū)。

14、在一個實(shí)施例中，所述第一側(cè)墻層的材料包括氧化硅，所述第二側(cè)墻層的材料包括氮化硅。

15、在一個實(shí)施例中，所述第一刻蝕停止層的材料包括氮化硅。

16、在一個實(shí)施例中，所述對所述第一刻蝕停止層進(jìn)行回刻蝕，包括：

17、采用濕法刻蝕工藝對所述第一刻蝕停止層進(jìn)行回刻蝕。

18、在一個實(shí)施例中，所述濕法刻蝕工藝的刻蝕劑包括磷酸溶液。

19、在一個實(shí)施例中，所述側(cè)墻結(jié)構(gòu)的厚度為100埃至800埃。

20、本發(fā)明實(shí)施例另一方面提供一種半導(dǎo)體器件，所述半導(dǎo)體器件采用如上所述的方法制成。

21、本發(fā)明實(shí)施例又一方面提供一種電子裝置，所述電子裝置包括如上所述的半導(dǎo)體器件。

22、根據(jù)本發(fā)明所提供的半導(dǎo)體器件的制造方法，在形成淺溝槽隔離結(jié)構(gòu)后、去除淺溝槽刻蝕停止層之前，對刻蝕停止層進(jìn)行回刻蝕，用來定義源漏離子注入?yún)^(qū)域；完成源漏離子注入后將其去除，形成柵極和側(cè)墻結(jié)構(gòu)。由于源漏注入已經(jīng)完成，所以無需刻蝕側(cè)墻結(jié)構(gòu)而形成頂部較尖的斜肩結(jié)構(gòu)，寬度均勻的側(cè)墻可以增大柵極與接觸孔之間的有效距離，改善漏電問題；同時靠淺溝槽刻蝕停止層定義形成源漏離子注入?yún)^(qū)域不受側(cè)墻結(jié)構(gòu)工藝窗口限制，可以增加有效輕摻雜漏區(qū)寬度，改善熱載流子注入效應(yīng)，提高器件可靠性。

技術(shù)特征：

1.一種半導(dǎo)體器件的制造方法，其特征在于，所述制造方法包括：

2.如權(quán)利要求1所述的制造方法，其特征在于，所述在所述柵電極層的側(cè)壁上形成側(cè)墻結(jié)構(gòu)，包括：

3.如權(quán)利要求2所述的制造方法，其特征在于，在形成所述第一側(cè)墻層之后、形成所述第二側(cè)墻層之前，還包括：

4.如權(quán)利要求2或3所述的制造方法，其特征在于，所述第一側(cè)墻層的材料包括氧化硅，所述第二側(cè)墻層的材料包括氮化硅。

5.如權(quán)利要求1所述的制造方法，其特征在于，所述第一刻蝕停止層的材料包括氮化硅。

6.如權(quán)利要求1所述的制造方法，其特征在于，所述對所述第一刻蝕停止層進(jìn)行回刻蝕，包括：

7.如權(quán)利要求6所述的制造方法，其特征在于，所述濕法刻蝕工藝的刻蝕劑包括磷酸溶液。

8.如權(quán)利要求1所述的制造方法，其特征在于，所述側(cè)墻結(jié)構(gòu)的厚度為100埃至800埃。

9.一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件采用權(quán)利要求1-8中任一項(xiàng)所述的方法制成。

10.一種電子裝置，其特征在于，所述電子裝置包括如權(quán)利要求9所述的半導(dǎo)體器件。

技術(shù)總結(jié)
一種半導(dǎo)體器件及其制造方法、電子裝置，該方法包括：提供半導(dǎo)體襯底，半導(dǎo)體襯底中形成有淺溝槽隔離結(jié)構(gòu)，相鄰淺溝槽隔離結(jié)構(gòu)之間的半導(dǎo)體襯底上形成有第一刻蝕停止層；對第一刻蝕停止層進(jìn)行回刻蝕，以得到第二刻蝕停止層，第二刻蝕停止層的寬度小于第一刻蝕停止層的寬度；以第二刻蝕停止層為掩膜對半導(dǎo)體襯底進(jìn)行離子注入，以在半導(dǎo)體襯底中形成源漏區(qū)；去除第二刻蝕停止層；在半導(dǎo)體襯底上形成柵電極層；在柵電極層的側(cè)壁上形成側(cè)墻結(jié)構(gòu)，側(cè)墻結(jié)構(gòu)的頂部與柵電極層的頂部齊平。本發(fā)明利用刻蝕停止層定義源漏離子注入?yún)^(qū)域，無需刻蝕側(cè)墻結(jié)構(gòu)而形成頂部較尖的斜肩結(jié)構(gòu)，寬度均勻的側(cè)墻可以增大柵極與接觸孔之間的有效距離，改善漏電問題。

技術(shù)研發(fā)人員：孫冰朔
受保護(hù)的技術(shù)使用者：榮芯半導(dǎo)體（寧波）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19