專利名稱：半導(dǎo)體器件的靜電泄放結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及一種半導(dǎo)體器件的靜電泄放結(jié)構(gòu)，這種半導(dǎo)體器件有一個(gè)P型槽阱，其中設(shè)有NMOS晶體管。
半導(dǎo)體器件一般都包括一個(gè)保護(hù)電路，即一個(gè)靜電泄放(ESD)電路，連到每一個(gè)壓焊區(qū)上用以吸收大的外加電壓。為了保護(hù)半導(dǎo)體器件的內(nèi)部電路不受靜電電荷的影響，壓焊區(qū)上感應(yīng)的靜電應(yīng)通過(guò)連接到ESD結(jié)構(gòu)的一個(gè)NMOS晶體管的電源供電端或接地端而轉(zhuǎn)移。因此，靜電泄放電路是半導(dǎo)體器件的一個(gè)基本組成部分。


圖1是一種常規(guī)輸入保護(hù)電路的視圖，而圖2是沿圖1中的2-2′線得到的剖面圖。
如圖1和圖2所示，常規(guī)輸入保護(hù)電路的結(jié)構(gòu)，即一個(gè)ESD電路的結(jié)構(gòu)，包括P型半導(dǎo)體襯底10的預(yù)定區(qū)域上形成的N型阱12；在N型阱12的上表面形成的重?fù)诫s的N型有源保護(hù)環(huán)14，它是為了在N型阱12和向該處提供電源供電電壓(Vcc)的金屬互連線(未示出)之間形成歐姆接觸；在半導(dǎo)體襯底10的邊緣上形成的、被N型阱12包圍的重?fù)诫s的P型有源保護(hù)環(huán)16，它是為了降低P型襯底10和連到地的金屬互連線(未示出)之間的接觸電阻；在半導(dǎo)體襯底10上形成的被P型有源保護(hù)環(huán)16包圍并分開(kāi)一定距離的N型源區(qū)18和N型漏區(qū)22；在位于源區(qū)18和漏區(qū)22之間的溝道區(qū)的上表面上形成的柵絕緣膜(未示出)的上表面上形成的柵電極20。這里，源區(qū)18，漏區(qū)22和柵電極20組成了NMOS晶體管，而源區(qū)18和半導(dǎo)體襯底10接地。并且，NMOS晶體管的漏區(qū)22通過(guò)互連線24連到地址壓焊區(qū)26以及在半導(dǎo)體襯底10的另一區(qū)域中形成的一個(gè)內(nèi)部電路的輸入端(未示出)，即一個(gè)邏輯電路的柵電極上(未示出)。
在上述的ESD電路的常規(guī)結(jié)構(gòu)中，當(dāng)由于靜電電荷而導(dǎo)致的一個(gè)很大的負(fù)電壓加到地址壓焊區(qū)26上時(shí)，在P型半導(dǎo)體襯底10和N型漏區(qū)22之間產(chǎn)生一個(gè)正向偏置。結(jié)果，漏區(qū)22中的電子發(fā)射到半導(dǎo)體襯底10中。發(fā)射到半導(dǎo)體襯底10中的電子轉(zhuǎn)移到源區(qū)18或N型阱12，以防止一個(gè)高電壓被加到內(nèi)部電路上。這種現(xiàn)象的產(chǎn)生是由于一個(gè)寄生雙極型晶體管，其中漏區(qū)22，P型半導(dǎo)體襯底10，以及N型阱12分別作為發(fā)射極，基極和集電極。但是，發(fā)射到半導(dǎo)體襯底10中的電子將半導(dǎo)體襯底10的地電壓變?yōu)樨?fù)電壓(噪聲)。這就叫做負(fù)尖峰現(xiàn)象。因此，負(fù)尖峰現(xiàn)象導(dǎo)致半導(dǎo)體襯底10上形成的內(nèi)部電路出現(xiàn)故障。
本發(fā)明的目的是提供一種半導(dǎo)體器件的靜電泄放結(jié)構(gòu)，這里用于靜電泄放(ESD)的NMOS晶體管形成于與P型半導(dǎo)體襯底隔離的P型槽阱中，從而即使NMOS晶體管的漏區(qū)加了一個(gè)負(fù)電壓也可防止在P型半導(dǎo)體襯底上形成的內(nèi)部電路出現(xiàn)故障。
為了實(shí)現(xiàn)本發(fā)明的上述目的，提供了一個(gè)半導(dǎo)體器件的靜電泄放結(jié)構(gòu)，它包括用P型雜質(zhì)摻雜的半導(dǎo)體襯底；在半導(dǎo)體襯底的一定區(qū)域上形成的N型阱；在N型阱的一定區(qū)域中形成的P型槽阱；在N型阱表面形成并且摻雜濃度高于N型阱的N型有源保護(hù)環(huán)；在P型槽阱的表面形成并且摻雜濃度高于P型槽阱的P型有源保護(hù)環(huán)；以及在P型槽阱的表面上形成的NMOS晶體管。
最好與NMOS晶體管的漏區(qū)相連的地址壓焊區(qū)和輸入/輸出壓焊區(qū)也能包括在內(nèi)。
通過(guò)參照附圖詳細(xì)描述一個(gè)優(yōu)選實(shí)施例，本發(fā)明的上述目的和優(yōu)點(diǎn)將變得更加明顯，其中圖1是帶有一個(gè)地址壓焊區(qū)的常規(guī)ESD結(jié)構(gòu)的視圖；圖2是沿圖1中的2-2線得到的剖面圖；圖3是根據(jù)本發(fā)明的帶有一個(gè)地址壓焊區(qū)的ESD結(jié)構(gòu)的視圖；圖4是沿圖3中的4-4′線得到的剖面圖；圖5是帶有一輸入/輸出壓焊區(qū)的常規(guī)ESD結(jié)構(gòu)的視圖；圖6是根據(jù)本發(fā)明的帶有一輸入/輸出壓焊區(qū)的ESD結(jié)構(gòu)的視圖。
下文中，本發(fā)明的每個(gè)實(shí)施例將參照附圖給以詳細(xì)說(shuō)明。這里，附圖示出了帶有一個(gè)地址壓焊區(qū)和一個(gè)輸入/輸出壓焊區(qū)的半導(dǎo)體存儲(chǔ)器。同樣，本發(fā)明可用于普通半導(dǎo)體器件和半導(dǎo)體存儲(chǔ)器件。
實(shí)施例1如圖3和圖4所示，根據(jù)本發(fā)明的一個(gè)帶有地址壓焊區(qū)的ESD結(jié)構(gòu)包括P型半導(dǎo)體襯底110；在半導(dǎo)體襯底110的一定區(qū)域中形成的N型阱112；在N型阱112的一定區(qū)域中形成的P型槽阱113；在N型阱112的表面形成并且摻雜濃度高于N型阱112的N型有源保護(hù)環(huán)114；在P型槽阱113的上表面形成并且摻雜濃度高于P型槽阱的P型有源保護(hù)環(huán)116。
N型有源保護(hù)環(huán)114應(yīng)摻雜1.0×1018/cm3或更高濃度以在N型阱112和互連線(未示出)之間形成歐姆接觸，該互連線例如是一個(gè)提供電源供電電壓Vcc到N型阱112的鋁圖形。同時(shí)，P型有源保護(hù)環(huán)116應(yīng)摻雜1.0×1018/cm3或更高濃度以減小P型槽阱113與互連線(未示出)之間的接觸電阻，該互連線例如是P型槽阱113接地的鋁圖形。
根據(jù)本發(fā)明帶有一個(gè)地址壓焊區(qū)的ESD結(jié)構(gòu)還包括界定在P型槽阱113的一定區(qū)域的表面內(nèi)形成的溝道區(qū)的N型源區(qū)118和N型漏區(qū)122；在源區(qū)118和漏區(qū)122之間的溝道區(qū)上的柵絕緣膜(未示出)上形成的柵電極120；通過(guò)互連線124與漏區(qū)122相連的地址壓焊區(qū)126。這里，地端與源區(qū)118和P型有源保護(hù)環(huán)116相連，而源區(qū)118、漏區(qū)122和柵電極120組成一個(gè)用于ESD的NMOS晶體管。
在上述ESD結(jié)構(gòu)中，一個(gè)NMOS晶體管在通過(guò)包圍P型槽阱113的N型阱112與P型半導(dǎo)體襯底110完全隔離的P型槽阱113中形成。因此，即使一個(gè)負(fù)電壓暫時(shí)加到地址壓焊區(qū)126上，半導(dǎo)體襯底110的電位也是穩(wěn)定的，即穩(wěn)定地接地。具體說(shuō)來(lái)，當(dāng)由于靜電電荷而導(dǎo)致的負(fù)電壓暫時(shí)加到根據(jù)本發(fā)明的ESD結(jié)構(gòu)的地址壓焊區(qū)126上時(shí)，在P型槽阱113和漏區(qū)122之間產(chǎn)生偏置電壓使得電子由漏區(qū)122發(fā)射出。于是，電子通過(guò)源區(qū)118、P型保護(hù)環(huán)116和N型保護(hù)環(huán)114移動(dòng)到電源供電端或地端，而且，由于P型槽阱113被N型阱112包圍，大多數(shù)發(fā)射到P型槽阱113中的電子迅速移動(dòng)到N型阱112。因此，從漏區(qū)122發(fā)射出的電子在P型槽阱113內(nèi)停留的時(shí)間極短，從而避免使得P型槽阱113的電位改變。雖然發(fā)射到P型槽阱113中的所有電子不能很快被傳輸?shù)絅型阱112，但P型半導(dǎo)體襯底110保持穩(wěn)定的地電位。這是因?yàn)镻型半導(dǎo)體襯底110通過(guò)N型阱112與P型槽阱113完全隔離。因此，在P型半導(dǎo)體襯底110上形成的內(nèi)部電路(未示出)被保護(hù)，免受負(fù)尖峰信號(hào)導(dǎo)致的噪聲的影響。
實(shí)施例2圖5和圖6是說(shuō)明帶有輸入/輸出壓焊區(qū)的ESD結(jié)構(gòu)的視圖。ESD結(jié)構(gòu)是由PMOS晶體管構(gòu)成的上拉晶體管部分和NMOS晶體管構(gòu)成的下拉晶體管部分組成的。圖5是示出常規(guī)ESD結(jié)構(gòu)的視圖，而圖6是示出根據(jù)本發(fā)明的ESD結(jié)構(gòu)的視圖。與圖1和圖3中所用的相同的參考符號(hào)表示的部分是一樣的；所以其詳細(xì)的描述將被省略。
同時(shí)，PMOS晶體管對(duì)負(fù)尖峰現(xiàn)象沒(méi)有直接影響；因此，只描述由NMOS晶體管構(gòu)成的下拉晶體管部分。
因?yàn)閳D5中的下拉晶體管部分是由NMOS晶體管構(gòu)成的，與圖1和圖2中描述的相同的問(wèn)題也會(huì)發(fā)生。為了解決這些問(wèn)題，選用圖3和圖4中描述的ESD結(jié)構(gòu)，從而獲得與第一個(gè)實(shí)施例相同的效果。
同樣，本發(fā)明也可用于上拉晶體管部分和下拉晶體管部分都是由NMOS晶體管構(gòu)成的帶有輸入/輸出壓焊區(qū)的ESD結(jié)構(gòu)。那就是，在上拉晶體管部分和下拉晶體管部分由NMOS晶體管構(gòu)成的情況下，上拉晶體管部分的NMOS晶體管和下拉晶體管部分的NMOS晶體管形成于P型槽阱中，從而獲得與第一個(gè)實(shí)施例相同的效果。
如上所述，根據(jù)本發(fā)明，將用于ESD的NMOS晶體管形成于與半導(dǎo)體襯底隔離的P型槽阱中，從而防止由負(fù)尖峰信號(hào)導(dǎo)致的半導(dǎo)體器件的故障。
顯然，本發(fā)明不只局限在所說(shuō)明的實(shí)施例中，本領(lǐng)域熟練技術(shù)人員可在本發(fā)明的范圍之內(nèi)衍生出許多變化和修正。
權(quán)利要求
1.一種半導(dǎo)體器件的靜電泄放結(jié)構(gòu)，包括用P型雜質(zhì)摻雜的半導(dǎo)體襯底；在所述半導(dǎo)體襯底的一定區(qū)域中形成的N型阱；在所述N型阱的一定區(qū)域中形成的P型槽阱；在所述N型阱的表面形成并且摻雜濃度高于所述N型阱的N型有源保護(hù)環(huán)；在所述P型槽阱的表面形成并且摻雜濃度高于所述P型槽阱的P型有源保護(hù)環(huán)；以及在所述P型槽阱表面形成的NMOS晶體管。
2.如權(quán)利要求1中所述的半導(dǎo)體器件的靜電泄放結(jié)構(gòu)，其中所述的N型阱通過(guò)所述N型保護(hù)環(huán)連接到電源供電端而所述的P型槽阱通過(guò)所述的P型保護(hù)環(huán)連接到地端。
3.如權(quán)利要求2所述的半導(dǎo)體器件的靜電泄放結(jié)構(gòu)，還包括連接到所述的NMOS晶體管的漏區(qū)的地址壓焊區(qū)。
4.如權(quán)利要求2所述的半導(dǎo)體器件的靜電泄放結(jié)構(gòu)，還包括連接到所述的NMOS晶體管的輸入/輸出壓焊區(qū)。
全文摘要
半導(dǎo)體器件靜電泄放結(jié)構(gòu)，包括P型雜質(zhì)摻雜的半導(dǎo)體襯底；在半導(dǎo)體襯底一定區(qū)域中形成的N型阱；在N型阱一定區(qū)域中形成的P型槽阱；在N型阱表面形成并且摻雜濃度高于N型阱的N型有源保護(hù)環(huán)；在P型槽阱的表面形成并且摻雜濃度高于P型槽阱的P型有源保護(hù)環(huán)；以及在P型槽阱表面形成的NMOS晶體管。即使靜電電荷導(dǎo)致的負(fù)電壓暫時(shí)加到NMOS晶體管漏區(qū)，也可防止P型半導(dǎo)體襯底上形成的內(nèi)部電路出現(xiàn)故障。
文檔編號(hào)H01L27/04GK1154578SQ9611672
公開(kāi)日1997年7月16日 申請(qǐng)日期1996年12月27日 優(yōu)先權(quán)日1995年12月30日
發(fā)明者梁香子, 樸熙哲 申請(qǐng)人:三星電子株式會(huì)社