專利名稱：能夠提高存取速度的靜態(tài)半導(dǎo)體存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)半導(dǎo)體存儲器裝置，更具體地是涉及靜態(tài)隨機存取存儲器(SRAM)單元的改進措施。
現(xiàn)有技術(shù)的SRAM單元是由利用交叉耦合的第一和第二反相器形成的觸發(fā)器和連在觸發(fā)器的第一和第二節(jié)點與數(shù)據(jù)線之間的傳送晶體管構(gòu)成的。即，第一反相器是由電源線與第一節(jié)點之間的一個第一負載電阻和第一節(jié)點與地線之間的一個驅(qū)動MOS晶體管形成的。類似地，第二反相器是由電源線與第二節(jié)點之間的一個第二負載電阻和第二節(jié)點與地線之間的一個第二驅(qū)動MOS晶體管形成的。在這種SRAM單元中，為了提高存取速度，采用了一種Salidation技術(shù)。例如，柵電極是利用由多晶硅和金屬硅化物所形成的一種雙重結(jié)構(gòu)來構(gòu)成的。在下文中將對此作詳細地解釋。
然而，在上述現(xiàn)有技術(shù)的SRAM單元中，由于負載電阻被形成在與驅(qū)動晶體管和傳送晶體管相同的平面上，因此增大了SRAM單元的面積，這從集成化的觀點看是不利的。
如果在驅(qū)動晶體管的柵的上面形成負載電阻，則在節(jié)點的驅(qū)動晶體管的柵和傳送晶體管的源之間的寄生電阻將增加，因而會顯著地降低SRAM單元的存取速度。下文中對此也將作詳細地解釋。
本發(fā)明的一個目標是除了提高SRAM單元的存取速度之外還改善其集成化程度。
根據(jù)本發(fā)明，在一個包括第一和第二驅(qū)動MOS晶體管，第一和第二傳送MOS晶體管和第一和第二負載元件的靜態(tài)存儲器單元中，第一驅(qū)動MOS晶體管的漏和第一傳送MOS晶體管的源是由一個半導(dǎo)體襯底中的一個第一雜質(zhì)區(qū)形成的，第二驅(qū)動MOS晶體管的漏和第二傳送晶體管的源是由半導(dǎo)體襯底的一個第二雜質(zhì)區(qū)形成的。另外，在第一雜質(zhì)區(qū)和第二驅(qū)動MOS晶體管的柵上形成一個第一金屬硅化物層，在第二雜質(zhì)區(qū)和第一驅(qū)動MOS晶體管的柵上形成一個第二金屬硅化物層。再者，第一和第二負載元件被分別形成在第一和第二金屬硅化物層上。
由于負載元件被形成在不同于傳送晶體管和驅(qū)動晶體管的平面上，所以SRAM單元的尺寸可以被減小。同樣地，由于金屬硅化物層被形成在接觸節(jié)點上，所以其寄生電阻也可以被減小從而提高SRAM單元的存取速度。
本發(fā)明將從下面參照附圖與現(xiàn)有技術(shù)對照的說明中被更清楚地理解，其中

圖1是圖示了一個第一現(xiàn)有技術(shù)的SRAM單元的等效電路圖；圖2是圖1的SRAM單元的平面視圖；圖3A到圖3H是圖2的SRAM單元的剖面圖；圖4是顯示了一個第二現(xiàn)有技術(shù)SRAM單元的等效電路圖；圖5是顯示了一個根據(jù)本發(fā)明的SRAM單元的第一實施例的等效電路圖；圖6A到6B是圖5的SRAM單元的平面圖；圖7A到7J是圖6A和6B的SRAM單元的剖面圖；圖8是顯示了一個根據(jù)本發(fā)明的SRAM單元的第二實施例的等效電路圖；圖9A和9B是圖8的SRAM單元的平面圖；和圖10A到10M是圖9A和9B的SRAM單元的剖面圖。
在對優(yōu)選實施例進行說明之前，將參照圖1，2，3A到3H和4對一個現(xiàn)有技術(shù)的SRAM單元進行解釋。
在顯示了現(xiàn)有技術(shù)的SRAM單元的等效電路的圖1中，在一條字線WL與兩條互補位線BL1和BL2之間的每個交點上提供了一個SRAM單元。存儲器單元是由利用兩個交叉耦合的反相器形成的一個觸發(fā)器和連在觸發(fā)器的節(jié)點N1與位線BL1和BL2之間的N溝道MOS晶體管Qt1和Qt2構(gòu)成的。傳送晶體管Qt1和Qt2由字線WL的電壓控制。
每個反相器包括一個在電源線Vcc和地線GND之間的負載電阻R1(R2)和一個驅(qū)動N溝道MOS晶體管Qd1(Qd2)。節(jié)點N1被連到驅(qū)動晶體管Qd2的柵，以使驅(qū)動晶體管Qd2由節(jié)點N1的電壓驅(qū)動。同樣地，節(jié)點N2被連到驅(qū)動晶體管Qd1的柵，以使驅(qū)動晶體管Qd1由節(jié)點N2的電壓驅(qū)動。
圖2是圖1的SRAM單元的平面圖，圖3A到3H是沿圖2的線III-III的剖面圖。注意圖2所示的SRAM單元是不對稱的。
接下來將參照顯示了其制造步驟的圖3A到3H以及圖2對圖1的SRAM單元進行說明。
首先，參照圖3A，一個P型單晶硅襯底101通過一種硅局部氧化(LOCOS)工藝被熱氧化以形成一個大約600nm厚的場硅氧化物層102。其結(jié)果是，一個有源區(qū)AR(見圖2)被場硅化物層102所包圍。接著，通過襯底101熱氧化而生成一個大約20nm厚的柵硅氧化物層103。
參照圖3B，通過化學(xué)汽相淀積處理在整個表面上淀積一層大約300nm厚的未摻雜多晶硅層104。隨后，形成一個光刻膠圖形105，且以劑量為大約1015/cm2、30KeV的能量下注入磷離子。其結(jié)果是，光刻膠圖形105下面對應(yīng)于負載電阻R1和R2的多晶硅層104部分的電阻值仍保持高，而其余部分的電阻值變低了。隨后，光刻膠圖形被除去。
接下來，參照圖3C，利用光刻處理將多晶硅層104圖形化，結(jié)果形成了字線WL(即傳送晶體管Qt1和Qt2的柵)，負載電阻R1和R2以及驅(qū)動晶體管Qd1和Qd2的柵(見圖2)。隨后，利用多晶硅層104和場硅氧化物層102作為掩模將劑量為大約2×1013/cm2的磷離子以大約10KeV的能量注入進襯底101中，結(jié)果形成了輕摻雜漏(LDD)結(jié)構(gòu)的N-型雜質(zhì)擴散區(qū)106。
接下來，參照圖3D，利用CVD處理在整個表面上淀積一層大約150nm厚的硅氧化物層107。隨后，形成一個光刻膠圖形108。
接下來，參照圖3E，通過一次各向異性蝕刻處理將硅氧化物層107深腐蝕。在此情況下，硅氧化物層107只剩下光刻膠圖形108下面的硅氧化物層107。隨后，光刻膠圖形108被除去。
接下來，參照圖3F，利用側(cè)壁硅氧化物層107a作為掩模將劑量為大約4×1015/cm2的砷離子注入進襯底101以形成LDD結(jié)構(gòu)的N型雜質(zhì)擴散區(qū)109(見圖2)。在此情況下，多晶硅層104的負載電阻R1(R2)沒有被注入砷離子，所以負載電阻R1(R2)的電阻值仍保持高。
接下來，參照圖3G，利用濺射處理在整個表面上淀積一層大約50到60nm厚的鈦層。隨后，對鈦層在大約650℃的溫度下進行一次熱處理大約30秒，使得鈦層與多晶硅層104發(fā)生反應(yīng)。隨后，鈦層中未發(fā)生反應(yīng)的部分被堿性溶液如氨水/過氧化氫水混合液(SPM)除去。其結(jié)果是，只在多晶硅層104上形成了一個鈦硅化物層110。隨后，在大約760℃的溫度下進行一次熱處理大約20秒以降低鈦硅化物層110的電阻。注意，這樣的熱處理如果是在一個太高的溫度下進行了超過20秒的時間，則鈦層可能會凝結(jié)，使得其電阻反而會增加。
最后，參照圖3H，利用CVD處理在整個表面上淀積一層硅氧化物層111。隨后，在硅氧化物層111上打出接觸孔CONT1，CONT2，CONT3和CONT4(見圖2)。隨后，一個鋁層被淀積且圖形化以形成一個電極圖形112。注意接觸孔CONT1為節(jié)點N1所用，接觸孔CONT2為節(jié)點N2所用，接觸孔CONT3被用來將驅(qū)動晶體管Qd2的柵(節(jié)點1)連接到傳送晶體管Qt1的源，接觸孔CONT4為電源線Vcc所用(未示出)。
這樣，圖2的SRAM單元被完成了。
然而在圖2和圖3A到3H顯示的上述的SRAM單元中，由于負載電阻R1和R2被形成在與晶體管Qt1，Qt2，Qd1和Qd2的柵相同的平面上，使得SRAM單元的面積增加了，這對集成化來說是不利的。
如果負載電阻R1(R2)被形成在晶體管Qt1，Qt2，Qd1和Qd2的柵的上面，則可以用如圖4所示的一個低電阻的多晶硅層112’和一個高電阻的多晶硅層112’(R1)取代圖3H中的鋁電極圖形112。即，在圖4中，多晶硅層具有高濃度雜質(zhì)，多晶硅層112’(R1)具有低濃度雜質(zhì)。然而在此情況下，當(dāng)對鈦層110進行熱處理時，多晶硅層112’盡管含有高濃度的雜質(zhì)，其電阻也被增加了。其結(jié)果是，在節(jié)點N1(N2)上的驅(qū)動晶體管Qd2(Qd1)的柵和傳送晶體管Qt1(Qt2)的源之間的寄生電阻被增加了，從而顯著地降低了圖1的SRAM單元的存取速度。
在顯示了根據(jù)本發(fā)明的SRAM單元的第一實施例的等效電路圖的圖5中，提供了兩條字線WL1和WL2以取代圖1的字線WL。即，傳送晶體管Qt1由字線WL1的電壓控制，傳送晶體管Qt2由字線WL2的電壓控制。在此情況下，注意字線WL1的電壓與字線WL2的電壓相同。
圖6A和圖6B是圖5的SRAM電壓的平面圖，圖7A到7J是沿圖6A和6B中的線VII-VII的剖面圖。注意圖6A和6B所示的SRAM單元是不對稱的。
接下來參照顯示了其制造步驟的圖7A到7J以及圖6A和6B解釋圖5的SRAM單元的結(jié)構(gòu)。
首先，參照圖7A，通過(LOCOS)處理將一個P型單晶硅襯底201熱氧化以形成一個大約400nm厚的場硅氧化物層202。其結(jié)果是，一個有源區(qū)AR(見圖6A)被場硅氧化物層202包圍。隨后，通過熱氧化襯底201生成一個大約10nm厚的柵硅氧化物層203。
接下來，參照圖7B，通過低壓化學(xué)汽相淀積處理(LPCVD)在整個表面上淀積一層大約300nm厚的N型多晶硅層204。隨后，利用光刻處理和各向異性干法蝕刻處理將多晶硅層204圖形化，形成字線WL1和WL2(即傳送晶體管Qt1和Qt2的柵)和驅(qū)動晶體管Qd1和Qd2的柵(見圖6A)。隨后，利用多晶硅層204和場硅氧化物層202作為掩模將劑量為2×1013/cm2的磷離子以10KeV的能量注入進襯底201中。其結(jié)果是形成LDD結(jié)構(gòu)的N-型雜質(zhì)散區(qū)205。
接下來，參照圖7C，利用LPCVD處理在整個表面上淀積一層大約100nm厚的硅氧化物層。隨后，通過利用光刻處理和各向異性處理蝕刻將硅氧化物層深腐蝕以形成一個側(cè)壁硅氧化物層206。隨后，利用側(cè)壁硅氧化物層206作為掩模將劑量為大約5×1015/cm2的磷離子注入進襯底201中以形成具有大約1020/cm3到1021/cm3雜質(zhì)濃度的LDD結(jié)構(gòu)N型雜質(zhì)擴散區(qū)207(見圖6A)。
接下來，參照圖7D，利用濺射處理在整個表面上淀積一層大約50到60nm厚的鈦層。隨后，對鈦層在低于700℃的溫度如650℃下進行熱處理大約30秒，使得鈦層與多晶硅層204發(fā)生反應(yīng)。隨后，鈦層中未發(fā)生反應(yīng)的部分被堿性溶液如SPM除去。其結(jié)果是，只在多晶硅層204的上面形成一個鈦硅化物層208。隨后，在高于800℃的溫度下進行一次熱處理大約20秒以降低鈦硅化物層208的電阻。
接下來，參照圖7E，在整個表面上形成一個絕緣層209。即，首先，通過大氣壓力化學(xué)汽相淀積(APCVD)處理淀積一層大約100nm厚的硅氧化物層。隨后，利用APCVD處理在硅氧化物層上淀積一層大約600nm厚的含硼磷硅化玻璃(BPSG)層。接著，進行完在大約800℃溫度下的熱處理之后，對BPSG層進行化學(xué)機械拋光處理以將其整平。隨后，通過APCVD處理在被整平的BPSG層上淀積一層大約100nm厚的硅氧化物層，這樣就完成了絕緣層209。
接下來，參照圖7F，在絕緣層209上打出接觸孔CON1，CONT2(見圖6A)。在此情況下，在接觸孔CON1和CONT2中，柵硅氧化物層203和側(cè)壁硅氧化物層206被完全地腐蝕掉。然而，注意在接觸孔CONT1和CONT2中的鈦硅氧化物層208可以利用硅氧化物到鈦硅化物的高腐蝕率的腐蝕處理被保存下來。
接下來，參照圖7G，利用濺射處理在整個表面上淀積一層大約50到60nm厚的鈦層。隨后，對鈦層進行溫度低于700℃如650℃下的熱處理大約30秒，使得鈦層與N+型雜質(zhì)區(qū)207和接觸孔CONT1和CONT2中的多晶硅層204發(fā)生反應(yīng)。隨后，利用堿性溶液如SPM將鈦層中未發(fā)生反應(yīng)的部分除去。其結(jié)果是，在接觸孔CONT1和CONT2中形成了一個鈦硅化物層210。隨后，進行溫度高于800℃下的熱處理大約20秒以降低鈦硅化物層210的電阻。
接下來，參照圖7H，利用LPCVD處理在整個表面上淀積一層大約50到60nm厚的多晶硅(或半絕緣多晶硅(SIPOS))層。在此情況下，如果器件處于氨等離子氣氛中，則在鈦硅化物層210上將產(chǎn)生氮化物，從而防止當(dāng)多晶硅(或SIPOS)層生長時活潑的硅與鈦硅化物相互發(fā)生反應(yīng)。隨后，在大約1×1013/cm2N-型裝置離子被注入多晶硅(或(SIPOS))層之后，通過光刻處理和各向異性干法腐蝕處理將后者圖形化以形成一個低雜質(zhì)濃度多晶硅層211。
接下來，參照圖7I，一個光刻膠圖形212被形成了。隨后，將劑量為大約1×1015/cm2的磷(或砷)離子注入進低雜質(zhì)濃度多晶硅層211中。其結(jié)果是，盡管光刻膠圖形212下的多晶硅層211的電阻仍保持高，但多晶硅層211的其他部分變成了一個具有低電阻的多晶硅層211’(見圖6B)。隨后，光刻膠212被除去。
最后，參照圖7J，在整個表面是形成一個絕緣層212。即，首先，通過APCVD處理淀積一層大約100nm厚的硅氧化物層。隨后，通過APCVD處理在硅氧化物層上淀積一層大約600nm厚的BPSG層。接著，在大約800℃溫度下的熱處理進行完后，對BPSG層進行一次CMP處理以將其整平。
接著，在絕緣層212中打出接觸孔CONT3和CONT4(見圖6A和6B)。隨后，在絕緣層211上形成由鋁之類構(gòu)成的導(dǎo)電層213并且將其圖形化。其結(jié)果是，導(dǎo)電層213作為地線GND通過接觸孔CONT3和CONT4被連到驅(qū)動晶體管Qd1和Qd2的源。
另外，在整個表面上形成一個絕緣層214。隨后，在絕緣層214上打出接觸孔CONT5和CONT6(見圖6A和6B)。隨后，將金屬銷215插入接觸孔CONT5和CONT6中。接下來，在絕緣層214上形成一個由鋁之類構(gòu)成的導(dǎo)電層216并將其圖形化。其結(jié)果是，導(dǎo)電層216作為數(shù)據(jù)線DL1和DL2通過接觸孔CONT5和CONT6被連到傳送晶體管Qt1和Qt2的漏。
這樣，圖6A和6B所示的SRAM單元被完成了。
在圖5，6A和6B及圖7A到7J中顯示的SRAM單元中，由于負載電阻R1和R2被形成在與晶體管Qt1，Qt2，Qd1和Qd2的柵不同的平面上，使得SRAM單元的面積被減少了，其對集成化來說是有利的。另外，由于在節(jié)點N1(N2)的驅(qū)動晶體管Qd1(Qd2)和傳送晶體管Qt1(Qt2)的柵之間提供了鈦硅化物層210，節(jié)點N1(N2)上的寄生電阻被顯著地減小了，從而提高了圖5的SRAM單元的存取速度。
在顯示了根據(jù)本發(fā)明的SRAM單元的第二實施例的等效電路圖的圖8中，提供了P-溝道薄膜晶體管(TFT)Qp1和Qp2以分別取代圖5的負載電阻R1和R2。
圖9A和圖9B是圖8的SRAM單元的平面圖，圖10A到10M是沿圖9A和9B中的線X-X的剖面圖。注意圖9A和9B所示的SRAM單元是不對稱的。
接下來參照顯示了其制造步驟的圖10A到10M以及圖6A和6B解釋圖8的SRAM單元的結(jié)構(gòu)。
首先，參照圖10A，以與圖7A相同的方式利用LOCOS處理將一個P型單晶硅襯底301熱氧化以形成一個大約400nm厚的場硅氧化物層302。其結(jié)果是，一個有源區(qū)AR(見圖9A)被場硅氧化物層302包圍。隨后，通過熱氧化襯底301生成一個大約10m厚的柵硅氧化物層303。
接下來，參照圖10B，以與圖7B相同的方式利用LPCVD處理在整個表面上淀積一層大約300nm厚的N型多晶硅層304。隨后，利用光刻處理和各向異性干法腐蝕處理將多晶硅層304圖形化，形成字線WL1和WL2(即傳送晶體管Qt1和Qt2的柵)和驅(qū)動晶體管Qd1和Qd2的柵(見圖9A)。隨后，利用多晶硅層304和場硅氧化物層302作為掩模將劑量為2×1013/cm2的磷離子以大約10KeV的能量注入進襯底301中。其結(jié)果是形成了LDD結(jié)構(gòu)的N-型雜質(zhì)散區(qū)305。
接下來，參照圖10C，以與圖7C相同的方式利用LPCVD處理在整個表面上淀積一層大約100nm厚的硅氧化物層。隨后，通過光刻處理和各向異性蝕刻處理將硅氧化物層深腐蝕以形成一個側(cè)壁硅氧化物層306。隨后，利用側(cè)壁硅氧化物層306作為掩模將劑量為大約5×1015/cm2的砷離子注入進襯底301中以形成具有大約1020/cm3到1021/cm3濃度的LDD結(jié)構(gòu)的N型雜質(zhì)擴散區(qū)307(見圖9A)。
接下來，參照圖10D，以與圖7D相同的方式利用濺射處理在整個表面上淀積一層大約50到60nm厚的鈦層。隨后，對鈦層在低于700℃的溫度如650℃下進行熱處理大約30秒，使得鈦層與多晶硅層304發(fā)生反應(yīng)。隨后，鈦層中未發(fā)生反應(yīng)的部分被堿性溶液如SPM除去。其結(jié)果是，只在多晶硅層304的上面形成一個鈦硅化物層308。隨后，在高于800℃的溫度下進行一次熱處理大約20秒以降低鈦硅化物層308的電阻。
接下來，參照圖10E，以與圖7E相同的方式在整個表面上形成一個絕緣層309。即，首先，利用APCVD處理淀積一層大約100nm厚的硅氧化物層。隨后，利用APCVD處理在硅氧化物層上淀積一層大約600nm厚的BPSG層。接著，在進行完大約800℃溫度下的熱處理之后，對BPSG層進行化學(xué)機械拋光處理以將其整平。隨后，利用APCVD處理在被整平的BPSG層上淀積一層大約100nm厚的硅氧化物層，這樣就完成了絕緣層309。
接下來，參照圖10F，以與圖7F相同的方式在絕緣層309上打出接觸孔CONT1，CONT2(見圖9A)。在此情況下，在接觸孔CONT1和CONT2中，柵硅氧化物層303和側(cè)壁硅氧化物層306被完全地腐蝕掉。然而，注意在接觸孔CONT1和CONT2中的鈦硅氧化物層308可以利用硅氧化物到鈦硅化物的高腐蝕率的腐蝕處理被保存下來。
接下來，參照圖10G，以與圖7G相同的方式利用濺射處理在整個表面上淀積一層大約50到60nm厚的鈦層。隨后，對鈦層進行溫度低于700℃如650℃的熱處理大約30秒，使得鈦層與N型雜質(zhì)區(qū)307及接觸孔CONT1和CONT2中的多晶硅層304發(fā)生反應(yīng)。隨后，利用堿性溶液如SPM將鈦層中未發(fā)生反應(yīng)的部分除去。其結(jié)果是，在接觸孔CONT1和CONT2中形成了一個鈦硅化物層310。隨后，進行一次溫度高于800℃的熱處理大約20秒以降低鈦硅化物層310的電阻。
接下來，參照圖10H，利用LPCVD處理在整個表面上淀積一層大約50到60nm厚的多晶硅層311。在此情況下，如果裝置處于氨等離子氣氛中，則在鈦硅化物層310上將生長氮化物，從而防止當(dāng)多晶硅層311生長時活潑的硅與鈦相互發(fā)生反應(yīng)。隨后，在將大約1×1013/cm2到1×1015/cm2的N型雜質(zhì)離子注入進多晶硅層311后，利用光刻處理和各向異性干法腐蝕處理將后者圖形化以形成傳送晶體管Qp1和Qp2的柵。
接下來，參照圖10I，利用LPCVD處理在整個表面上淀積一層大約5到20nm厚的用于傳送晶體管Qd1和Qd2的柵硅氧化物層313。隨后，利用各向異性腐蝕處理在硅氧化物層313上打出接觸孔CONT3和CONT4(見圖9B)。這樣，傳送晶體管Qd1和Qd2的柵被接觸孔CONT3和CONT4暴露出來。
接下來，參照圖10J，在整個表面上生成一個非晶體硅層，并且在大約600℃的溫度下對非晶體硅層進行一次熱處理。其結(jié)果是，非晶體硅層被轉(zhuǎn)換為多晶硅層314。在將大約1×1012到1013/cm2的N型雜質(zhì)注入進多晶硅層314后，通過干法腐蝕處理將多晶硅層圖形化。
接下來，參照圖10K，一個光刻膠圖形315被形成。隨后，利用光刻膠圖形315將劑量為大約1×1014到1015/cm2的硼離子(B或B2)注入進多晶硅層314中。接著，將光刻膠圖形315除去。其結(jié)果是，如圖10L所示，多晶硅層314被劃分成每個傳送晶體管Qp1和Qp2(見圖9B)的一個溝道區(qū)314(C)，一個源區(qū)314(S)和一個漏區(qū)314(D)。
最后，參照圖10M以與圖7J相同的方式在整個表面形成一個絕緣層316。即，首先，利用APCVD處理淀積一層大約100nm厚的硅氧化物層。隨后，利用APCVD處理在硅氧化物層上淀積一層大約600nm厚的BPSG層。接著，在大約800℃溫度下的熱處理進行完后，對BPSG層進行一次CMP處理以將其整平。
接著，在絕緣層316中打出接觸孔CONT5和CONT6(見圖9A和9B)。隨后，在絕緣層316上形成由鋁或之類構(gòu)成的導(dǎo)電層317并且將其摹制圖形。其結(jié)果是，導(dǎo)電層317作為地線GND通過接觸孔CONT5和CONT6被連到驅(qū)動晶體管Qd1和Qd2的源。
另外，在整個表面上形成一個絕緣層318。隨后，在絕緣層318上打出接觸孔CONT7和CONT8(見圖9A和9B)。隨后，將金屬插座319插入接觸孔CONT7和CONT8。接下來，在絕緣層318上形成一個由鋁或之類構(gòu)成的導(dǎo)電層320并將其摹制圖形。其結(jié)果是，導(dǎo)電層320作為數(shù)據(jù)線DL1和DL2通過接觸孔CONT7和CONT8被連到傳送晶體管Qt1和Qt2的漏。
這樣，圖9A和9B所示的SRAM單元被完成了。
如圖8，9A和9B及圖10A到10M中所示的SRAM單元中，由于傳送晶體管被形成在與晶體管Qt1，Qt2，Qd1和Qd2的柵不同的平面上，使得SRAM單元的面積被減少了，這對集成化來說是有利的。另外，由于在節(jié)點N1(N2)的驅(qū)動晶體管Qd1(Qd2)的柵和傳送晶體管Qt1(Qt2)的源之間提供了鈦硅化物層310，節(jié)點N1(N2)上的寄生電阻顯著地減小了，從而提高了圖8的SRAM單元的存取速度。
在上述第二實施例中，傳送晶體管的柵在溝道區(qū)的下方。然而，本發(fā)明也可以被應(yīng)用于傳送晶體管的柵在溝道區(qū)的上方的SRAM單元。
如上所述，根據(jù)本發(fā)明，由于負載電阻或傳送晶體管被形成在不同于傳送晶體管和驅(qū)動晶體管的平面上，所以SRAM單元的大小可以被減小。例如，此SRAM單元的面積與圖1，2和3A到3H的現(xiàn)有技術(shù)SRAM單元的面積相比可以減小大約30％。另外，由于金屬硅化物層被形成在相連的節(jié)點上，其寄生電阻可以被減小，從而提高SRAM單元的存取速度。例如，寄生電阻與圖4的現(xiàn)有技術(shù)的SRAM單元相比可被減小到原寄生電阻的上百分之一。
權(quán)利要求
1.一種形成于一個半導(dǎo)體襯底(201，301)中的靜態(tài)存儲器單元，其特征在于包括第一和第二節(jié)點(N1，N2)；一個第一驅(qū)動MOS晶體管(Qd1)，具有一個連到上述第一節(jié)點的漏和連到上述第二節(jié)點的柵；一個第二驅(qū)動MOS晶體管(Qd2)，具有一個連到上述第二節(jié)點的漏和連到上述第一節(jié)點的柵；一個第一傳送MOS晶體管(Qt1)，具有一個連到上述第一節(jié)點的源；一個第二傳送MOS晶體管(Qt2)，具有一個連到上述第二節(jié)點的源；一個連到上述第一節(jié)點的第一負載元件(R1，Qp1)；和一個連到上述第二節(jié)點的第二負載元件(R2，Qp2)，上述第一驅(qū)動MOS晶體管的漏和上述第一傳送MOS晶體管的源由上述半導(dǎo)體襯底中的一個第一雜質(zhì)區(qū)(205，206)形成，上述第二驅(qū)動MOS晶體管的漏和上述第二傳送MOS晶體管的源由上述半導(dǎo)體襯底中的一個第二雜質(zhì)區(qū)(205，206)形成，上述靜態(tài)存儲器單元另外包括一個形成在上述第一雜質(zhì)區(qū)和上述第二驅(qū)動MOS晶體管上的第一金屬硅化物層(210，310)；和一個形成在上述第二雜質(zhì)區(qū)和上述第一驅(qū)動MOS晶體管上的第二金屬硅化物層(210，310)，上述第一和第二負載元件分別被形成在上述第一和第二金屬硅化物層上。
2.如權(quán)利要求1所要求的靜態(tài)存儲器單元，其中上述第一和第二負載元件為電阻(R1和R2)。
3.如權(quán)利要求2所要求的靜態(tài)存儲器單元，其中上述電阻由多晶硅構(gòu)成。
4.如權(quán)利要求1所要求的靜態(tài)存儲器單元，其中上述第一和第二負載元件為薄膜晶體管(Qp1和Qp2)。
5.如權(quán)利要求4所要求的靜態(tài)存儲器單元，其中上述薄膜晶體管為P溝道型，且上述第一和第二驅(qū)動MOS晶體管和上述第一和第二傳送MOS晶體管為N溝道型。
6.如權(quán)利要求1所要求的靜態(tài)存儲器單元，其中上述第一和第二驅(qū)動MOS晶體管及上述第一和第二傳送MOS晶體管的柵由一個多晶硅層(204，304)和形成在上述多晶硅層上的金屬硅化物層(208，308)構(gòu)成。
7.一種用于制造包括第一和第二驅(qū)動MOS晶體管(Qd1，Qd2)，第一和第二傳送MOS晶體管(Qt1，Qt2)及第一和第二負載元件(R1，R2，Qp1，Qp2)的靜態(tài)存儲器單元的方法，其特征在于包括在半導(dǎo)體襯底(201，301)上形成一個第一多晶硅層(204，304)；將上述第一多晶硅層圖形化，其結(jié)果是形成上述第一和第二驅(qū)動MOS晶體管和上述第一和第二傳送MOS晶體管的柵；利用上述第一和第二驅(qū)動MOS晶體管和上述第一和第二傳送MOS晶體管的柵作掩模將第一雜質(zhì)注入進上述半導(dǎo)體襯底中；上述第一雜質(zhì)被注入后，在上述第一和第二驅(qū)動MOS晶體管和上述第一和第二傳送MOS晶體管的柵的側(cè)壁上形成側(cè)壁絕緣層(206，306)；利用上述第一和第二驅(qū)動MOS晶體管和上述第一和第二傳送MOS晶體管的柵和上述側(cè)壁絕緣層作掩模將第二雜質(zhì)注入進上述半導(dǎo)體襯底中，其結(jié)果是形成上述第一和第二驅(qū)動MOS晶體管和上述第一和第二傳送MOS晶體管的源和漏；上述第二雜質(zhì)被注入后，在上述第一和第二驅(qū)動MOS晶體管和上述第一和第二傳送MOS晶體管的柵上形成一個第一金屬硅化物層(208，308)；上述第一金屬硅化物層被形成后，在上述靜態(tài)存儲器單元的整個表面上形成一個第一絕緣層(209，309)；在上述第一絕緣層和上述側(cè)壁絕緣層中打出第一和第二接觸孔(CONT1，CONT2)，上述第一接觸孔暴露出上述第一驅(qū)動MOS晶體管的漏，上述第一傳送MOS晶體管的源和第二驅(qū)動MOS晶體管的柵，上述第二接觸孔暴露出上述第二驅(qū)動MOS晶體管的漏，上述第二傳送MOS晶體管的源和上述第一驅(qū)動MOS晶體管的柵；在上述第一和第二接觸孔中形成一個金屬硅化物層(210，310)；和在上述第二金屬硅化物層和上述第一絕緣層上形成上述第一和第二負載元件。
8.如權(quán)利要求7所要求的方法，其中上述第一和第二負載元件的形成步驟包括在上述第二金屬硅化物層和上述第一絕緣層上形成一個第二多晶硅層(211)；和部分地將第三雜質(zhì)注入上述第二多晶硅層中。
9.如權(quán)利要求7所要求的方法，其中上述第一和第二負載元件的形成步驟包括在上述第二金屬硅化物層和上述第一絕緣層上形成一個第二多晶硅層(311)；在上述第二多晶硅層上形成一個第二絕緣層(312)；和形成一個第三多晶硅層(314)，上述第二和第三多晶硅層與上述第二絕緣層一起形成了薄膜晶體管。
10.如權(quán)利要求7所要求的方法，在上述第二金屬硅化物層被形成之后及上述第一和第二負載元件被形成之前另外還包括一個將上述靜態(tài)存儲器單元暴露在氨等離子氣中的步驟。
全文摘要
在一種包括第一和第二驅(qū)動MOS晶體管,第一和第二傳送MOS晶體管及第一和第二負載元件的靜態(tài)存儲器單元中,第一驅(qū)動MOS晶體管的漏和第一傳送MOS晶體管的源由一個半導(dǎo)體襯底中的第一雜質(zhì)區(qū)形成,第二驅(qū)動MOS晶體管的漏和第二傳送MOS晶體管的源由半導(dǎo)體襯底中的第二雜質(zhì)區(qū)形成。在第一雜質(zhì)區(qū)和第二驅(qū)動MOS晶體管的柵上還形成一個第一金屬硅化物層,在第二雜質(zhì)區(qū)和第一驅(qū)動MOS晶體管的柵上形成一個第二金屬硅化物層。
文檔編號H01L27/11GK1195892SQ9810046
公開日1998年10月14日 申請日期1998年2月27日 優(yōu)先權(quán)日1997年2月27日
發(fā)明者林文彥 申請人:日本電氣株式會社