專利名稱：多晶硅電阻器及其制造方法
技術領域：
本發(fā)明一般涉及到電子元件，主要是包含在電子集成電路或使用相應加工方法制造的電子元件，特別是涉及到由多晶硅、鍺或硅-鍺組成的電阻器，并涉及到制造此類電阻器的方法。
發(fā)明的背景和目前工藝水平多晶硅電阻器已在電路領域應用了近三十年。多晶硅的制造方法，正如用多晶硅制造電阻器的方法一樣，是眾所周知的。以前還知道有可能通過加入摻雜劑將多晶硅的電阻率控制到所需的數(shù)值。在T.Kamins的《集成電路應用的多晶硅》一書(書號為ISBN 0-89838-259-9，Kluver Academic Publishers，1988)中描述了基本工藝。
在模擬電路中，對所用電阻器的穩(wěn)定性要求極高二個指標必須滿足，即關于電阻絕對值的最大允許改變必須滿足，以及相互匹配的各個電阻器的電阻值的可能變化必須使各個電阻器的電阻值的相互關系一直準確地保持。只有在電路使用的整個期間各個電阻器足夠穩(wěn)定，即各個電阻器的電阻值在整個這一期間保持足夠恒定，才能夠?qū)崿F(xiàn)這一點。
以前所知的影響和特別是改進多晶硅電阻器長期穩(wěn)定性的方法，在下列文獻中有所描述M.Rydberg和U.Smith的“補償摻雜的多晶硅電阻器的電學性質(zhì)”，1998年5月提交IEEE Trans.ElectronDevices；M.Rydberg和U.Smith的“氟對多晶硅IC電阻器電學性質(zhì)的影響”，1998年5月提交IEEE Trans.Electron Devices；M.Rydberg和U.Smith的“使用氟摻雜改進多晶硅集成電路電阻器的長期穩(wěn)定性”，Mat.Res.Symp.Proc.Vol.472，(1997)；M.Rydberg，U.Smith，A.Soderbarg和H.Hansson的“穩(wěn)定的集成電路電阻器的多晶硅薄膜的補償摻雜”，Diffusion-and-Defect-Data-Part-B-(Solid-State-Phenomena)，Vol.51-52，pp.561-566(1996)；已公開的國際專利申請WO97/49103，其發(fā)明人是U.Smith和M.Rydberg，公開了由高摻雜氟所得到的一種具有高的長期穩(wěn)定性的多晶硅電阻器；以及最后，已公開的國際專利申請WO97/10606，其發(fā)明人是U.Smith、M.Rydberg和H.Hansson，公開了一種由于濃度如此之高以至于阻塞晶粒邊界處的荷電載流子陷阱的施主而使其電阻具有提高了的穩(wěn)定性的多晶硅電阻器。
在M.S.Liu、G.A.Shaw和J.Yue的美國專利5,212,108《SEU控制用穩(wěn)定多晶硅電阻器的制造》中，描述了不同生產(chǎn)批次間和批次內(nèi)電阻器的穩(wěn)定。此專利涉及到制造過程中電阻值的統(tǒng)計分散，而此處所討論的問題涉及到電阻值隨時間的變化。
在多晶硅電阻器被用于電路關鍵部位的應用中，電阻器缺乏穩(wěn)定性是人所共知的實際問題。事實是，電阻器在使用中會以不可預測的方式改變其電阻值。此類從設計者設置數(shù)值的偏離，以及相互匹配的各個電阻器的電阻值之間的偏離，會損害電阻器所在電路的運行。不穩(wěn)定性的原因在于材料晶粒邊界中存在不飽和鍵。不飽和鍵形成于多晶材料中各個單晶晶粒之間的邊界中，這是由于其中不存在作為晶格的硅原子的周期性有序。單晶晶粒中最外層的硅原子因此沒有足夠多的硅原子為近鄰，以便能夠形成硅晶格所特有的四個鍵。由此產(chǎn)生的不飽和鍵充當荷電載流子的陷阱，從而將電荷束縛至晶粒邊界，因而影響材料輸運荷電載流子的能力，從而影響材料的電阻率。
如果在電阻器制造過程和電阻器使用的所有時間內(nèi)，被鍵合的電荷數(shù)量保持恒定，則不存在電阻器穩(wěn)定性問題。然而，如果單個原子能夠遷移到晶粒邊界并被固定在不飽和鍵上，則可減少陷阱的數(shù)量，從而防止它們繼續(xù)作為荷電載流子的陷阱。同樣，在原子離開其在晶粒邊界處的位置，每一個原子于是留下一個多余的不飽和鍵的情況下，則陷阱的數(shù)量會增加。
已知晶粒邊界中的氫原子可阻擋不飽和鍵。氫可以高濃度存在于淀積在包含多晶硅電阻器的電路上的各層內(nèi)，例如在特殊制成的二氧化硅和/或氮化硅組成的鈍化層中。氫原子與多晶硅電阻器中的不飽和鍵反應，并阻擋它們，使其不能再作為陷阱。然而，與已經(jīng)被鍵合到不飽和鍵的氫原子相關的一個問題是，氫與硅之間的鍵合強度比例如各個硅原子之間的相互鍵合低。因此，硅和氫之間的鍵可容易地被打破，從而使不飽和鍵重新曝露。由于不飽和鍵捕捉荷電載流子，這會使電阻率數(shù)值改變。目前所能知道的造成鍵被打破的原因，可歸結為由電阻器中關鍵點的功率增加引起的溫度上升或局部溫度變化。然而，不能排除由于通過電阻器輸運荷電載流子所引起的動能或量子機械效應也能夠擊破鍵。
雖然文獻中主要討論的是氫原子阻擋不飽和鍵的能力，但不能排除恰巧位于晶粒邊界中的或在電阻器制造過程和使用中留下的其它原子，如果它們沒有與晶粒邊界中硅原子足夠強的鍵合能力，也可產(chǎn)生類似的效應?？梢蕴峒暗氖?，當使用電阻器時以動態(tài)方式與晶粒邊界相互作用的摻雜劑原子，能夠具有與氫原子相同的對電阻率的影響，此處無需說明此種影響的程度。同樣，不能排除電阻器中和/或平常作為電阻器一部分的電路板中包含的其他種類的原子和非有意加入的雜質(zhì)，也能夠具有同樣的影響。
發(fā)明的概述本發(fā)明的目的是提供具有良好的長期穩(wěn)定性的，亦即其電阻值具有良好的恒定性的多晶硅電阻器，這種電阻器能夠被安全地應用于敏感電路中，諸如例如作為測量或作為傳感器的一部分的模擬電路，其中例如放大電路中的電阻器的電阻值直接影響代表測量值的輸出信號。
上述在某些情況下與多晶硅電阻器缺乏穩(wěn)定性或穩(wěn)定性不足相關的問題的解決方法是，在電阻器的各個部分安排一個或多個限定其電阻值的穩(wěn)定層或阻擋層。如果確保多晶硅電阻器被阻擋層或擴散防止層，特別是厚度適當?shù)挠蛇^渡金屬制成的一個或多個氧化物基阻擋層保護起來，則可獲得穩(wěn)定，這些層能夠防止諸如例如氫等移動原子抵達多晶硅中的不飽和鍵，且加入的材料不影響并消除多晶硅電阻器的其它可能的優(yōu)化處理效應，例如本身導致增加穩(wěn)定性的此類處理，以及加入的阻擋層與余下的電路制造工藝相兼容。阻擋層可以位于電阻器與電阻器整體結構中其它層之間，諸如在電阻器本體和典型的氧化物或氮化物鈍化層之間，或在電阻器本體與含氧化物或氮化物的其它層之間，特別是在電阻器本體與因其生產(chǎn)方法而含有氫原子的層之間。阻擋層可位于通常為平板形的電阻器的任何一側(cè)，或其兩側(cè)從而將電阻器包圍起來。電阻器可具有電阻值限定部分、電阻器部分、和與電阻器部分一起構成電阻器本體的連接區(qū)域。
過渡金屬最好包括鈦和鎢。在Su-Il Pyun和Young-Ci-Yoon的論文“Hydrogen permeation through PECVD-TiO2film/Pd bilayerby AC-impedance and modulation method”，Advances in InorganicFilms and Coatings，Proceedings of Topical Symposium 1 onAdvances in Inorganic Films and Coatings of 8thCIMTEC-WorldCeramics Congress and Forum on New Materials，TECHNA，F(xiàn)aenza，Italy，1995，pp.485-96中，描述了氫通過TiO2層的擴散受到限制的事實。在論文R.S.Nowicki et al.，“Studies of the Ti-W/AuMetallization on Aluminium”，Thin Solid Films，53(1978)pp.195-205，以及論文S.Berger et al.，“On the microstructure，composition and electrical properties of Al/TiW/poly-Sisystem”，Applied Surface Science 48/49(1991)，pp.281-287中，公開了諸如Ti30W70薄膜的含有鈦和鎢的層，由于其表面處的氧化層而能夠提供改進了的擴散阻擋性質(zhì)的事實，見以下討論。在Byung-HooJung的美國專利5674759“用來增強氫化效應的制造半導體器件的方法”中，公開了一種制造TFT和MOSFET的方法。若在氮化物層頂部涂敷一層“氫擴散系數(shù)低的材料或難熔金屬”，則可防止氫擴散出等離子體氮化物層。此外，在C.G.Granqvist的《Handbook of InorganicElectrochromic Materials》，Elsevier1995中，可查到對過渡金屬氧化物及其與氫原子的相互作用的概述。
雖然在目前的技術狀態(tài)下不可能提出分析，但有理由設想氧化物基阻擋層由于具有能夠束縛氫原子和/或阻止其通過層運動的包括結構中的缺陷的無序結構，而獲得其穩(wěn)定性質(zhì)。
附圖的簡要說明現(xiàn)參照非限制性實施方案和附圖，來更詳細地描述本發(fā)明，其中

圖1a是先前已知的由多晶硅制造的電阻器的示意剖面圖，其中略去了一些可能的包含例如其它集成元件的頂層和更多的鈍化層，圖1b是相似于圖1a的由多晶硅制造且具有加入的穩(wěn)定阻擋層的電阻器的示意剖面圖，圖2是電阻器的部分摻氟區(qū)的高倍放大俯視圖，圖3是已經(jīng)由多晶硅制得的分別無穩(wěn)定層和有穩(wěn)定層的電阻器的負載測試結果曲線，圖4和5是被穩(wěn)定的電阻器的氧化物基阻擋層的SIMS(二次離子質(zhì)譜術)分析結果曲線，以及圖6和7是被穩(wěn)定的電阻器的氧化物基阻擋層的TXRF(X射線總熒光)分析結果曲線。
優(yōu)選實施方案的描述圖1a示出了常規(guī)多晶硅電阻器剖面圖的例子。電阻器已經(jīng)被制作在包含集成元件且頂部有氧化硅隔離層3的基底結構1上，此氧化硅例如是熱氧化物，當然也可以是被淀積的氧化物。在所示實施方案中，在基底結構1的底部提供了硅襯底5，例如單晶硅片，在其頂部提供了具有不同的擴散進入其中的物質(zhì)區(qū)的硅襯底區(qū)7，其上提供了通常情況下包括介電材料和多晶硅的層結構9，并在其整個頂部提供了氧化層3。平臺即“臺面”11位于氧化層3上，構成電阻器本體，俯視時為例如矩形形狀，見圖2中電阻器本體的俯視圖。電阻器本體11包含作為電阻器一部分的確定電阻器電阻值的內(nèi)部即中間部分13以及可以被重摻雜的因而電阻值相當小的用于接觸的外部區(qū)域15。
基底結構1和電阻器本體11的組裝件的上表面，被氧化硅層17覆蓋。但也可以在組裝件的頂部安置其它包含無源或有源電氣器件和電子器件的層。在結構的頂部，可以提供分別由氮化硅或二氧化硅或二者組成的鈍化層27。通過氧化層17向下直到接觸區(qū)15的上表面，制作孔21。為了進一步增強與用以電連接位于氧化層17與鈍化層27之間的電阻器的鋁構成的導電通路25的接觸，在孔23中的接觸區(qū)15的表面處提供了區(qū)域23。區(qū)域23可以包括由例如鈦或某些鈦的化合物組成的導電擴散勢壘層。
現(xiàn)參照詳細實施例來描述制造多晶硅電阻器的常規(guī)方法。電阻器的電阻值由硼摻雜確定。
實施例1根據(jù)已知的CVD(化學汽相淀積)方法，在先前已經(jīng)涂敷在適當襯底上的厚度為9000的熱氧化二氧化硅上，淀積厚度為5500的多晶硅膜。在多晶硅膜頂部上，用CVD方法淀積厚度約為5500的二氧化硅。然后在1050℃下執(zhí)行30分鐘退火，以便確定多晶硅的晶粒尺寸等。多晶硅表面被腐蝕成無氧化物，然后以80keV的能量，在膜中注入濃度為9.4×1018cm-3的硼。隨后，將光刻確定的掩模置于多晶硅上，并進行腐蝕以產(chǎn)生電阻器。之后，用CVD方法，在400℃下淀積厚度為6500的二氧化硅，隨之以在1000℃下執(zhí)行大約30分鐘退火。再隨之以集成電路制造中通常所用的工藝流程，包括接觸孔腐蝕、鋁合金化、光刻確定導體路徑、在420℃下的氫氣中進行20分鐘合金、以及用厚度為9000的氮化硅鈍化。后面一層是用等離子體增強CVD產(chǎn)生的。電阻器的長度為200μm，而寬度為20μm。在成品電阻器中的多晶硅膜的電阻率為每方605歐姆。
電阻器被安裝在氣密性陶瓷包封件中，并在100℃和150℃下實驗2000小時，施加或不施加30V的負載電壓，在0、168、500和1000、1500和2000小時之后，在室溫下測量生產(chǎn)的電阻器的電阻值。結果在圖3中被示為“單獨”所示的實線。如從圖可見，這些電阻器的電阻值比之實驗開始時的電阻值，能夠增加高達大約2％。這對于電路應用中的模擬電阻器來說是太大了。此例子從而說明了與僅僅用硼摻雜的多晶硅不能提供足夠穩(wěn)定的電阻器的事實相關的所述問題。
實施例2根據(jù)上述國際專利申請WO97/49103所述的方法，制作了電阻器。
在根據(jù)實施例1制作的多晶硅膜中，在80keV下，在膜中注入濃度為9.4×1018cm-3的硼。用CVD方法，在多晶硅膜頂部淀積厚度約為5500的二氧化硅。然后在1000℃下對膜進行30分鐘退火。多晶硅表面被腐蝕成無氧化物，然后以120keV的能量，在膜中注入濃度為5.7×1019cm-3的氟。隨后，將光刻確定的掩模置于多晶硅上，并進行腐蝕以產(chǎn)生電阻器。之后，用CVD方法，在400℃下淀積厚度為6500的二氧化硅，隨之以在750℃下執(zhí)行30分鐘退火。再隨之以集成電路制造中通常所用的工藝流程，包括接觸孔腐蝕、鋁合金化、光刻確定導體路徑、在420℃下的氫氣中進行20分鐘合金、以及用厚度為9000的氮化硅鈍化。后面一層是用等離子體增強CVD產(chǎn)生的。電阻器的長度為200μm，而寬度為20μm。在成品電阻器中的多晶膜的電阻率為每方650-700歐姆。
電阻器被安裝在陶瓷包封件中，并在100℃和150℃下老化實驗和負載實驗2000小時，在0、168、500和1000、1500和2000小時之后，在室溫下測量制得的電阻器的電阻值。結果在圖3中被示為“氟”所示的實線。如從圖可見，這些電阻器的電阻值提高了大約1％。這說明當使用包含以高濃度的氟進行穩(wěn)定的已知方法時，如何能夠得到穩(wěn)定作用。然而，往往還需要進一步改善穩(wěn)定性。
實施例3根據(jù)上述國際專利申請WO97/10606所述的方法，制作了電阻器。
在根據(jù)實施例1制作的多晶硅膜上，在80keV下，注入濃度為7.5×1019cm-3的硼。隨之以在120keV下，注入劑量為13.6×1019cm-3的磷。然后，根據(jù)實施例1，從得到的多晶硅膜制作電阻器。電阻器的長度為200μm，而寬度為20μm。在成品電阻器中的多晶膜的電阻率為每方1020歐姆。
電阻器被安裝在陶瓷包封件中，并在100℃和150℃下進行負載實驗2000小時，在0、168、500和1000、1500和2000小時之后，在室溫下測量制得的電阻器的電阻值。結果在圖3中被示為“補償”所示的實線。如從圖可見，這些電阻器的電阻值提高了大約1％。這說明用包含補償摻雜的先前已知方法，如何能夠得到穩(wěn)定作用。然而，往往還需要進一步改善穩(wěn)定性。
然而，看來根據(jù)上述討論的多晶硅電阻器的穩(wěn)定性不總是足夠的，亦即，這種電阻器的電阻值的變化在長時間內(nèi)和/或載有電流時，能夠用至少一個恰當?shù)剡x擇的被認為主要降低氫原子的擴散的穩(wěn)定層或阻擋層來達到。更確切地說，為了穩(wěn)定多晶硅電阻器，應該用一個或多個厚度適當?shù)呐帕性陔娮杵魈幍挠蛇m當?shù)倪^渡金屬制作的氧化物基阻擋層加以保護。這些層被選擇來防止諸如氫之類的可移動原子抵達電阻器多晶硅中的不飽和鍵。加入的材料不應該影響或抑制多晶硅電阻器的可能的其它優(yōu)化處理效果，例如，本身導致穩(wěn)定性提高的諸如根據(jù)上述討論的恰當高的氟摻雜和補償摻雜之類的處理。加入的阻擋層當然必須與電路的其余制造步驟兼容。
在圖1b中，示出了以這種方式穩(wěn)定的多晶硅電阻器的剖面。它具有相似于根據(jù)圖1a的常規(guī)電阻器的結構，但具有穩(wěn)定層，示出了其二個可能的位置。在圖1b中，能夠位于此電阻器結構上下的集成電路中的其它所有典型的層均未示出。但比之圖1a，也未示出能夠提供在硅襯底中的電路元件。于是，被穩(wěn)定的多晶硅電阻器被建立在能夠包含集成元件且其頂部具有氧化硅隔離層3的基底結構1上。硅襯底5位于氧化硅層3的下方。第一穩(wěn)定層28可以直接位于氧化層3的頂部上，而其頂部上的氧化層29隨之以形成電阻器本體的抬高部分11。電阻器本體11包含上述的內(nèi)部部分13，即確定電阻器電阻值的電阻器部分，以及用于電連接的外部區(qū)域15。
包含基底結構1和電阻器本體11的組裝件的頂部表面，被氧化硅層17覆蓋。此氧化硅層17被基于最好是Ti和W的過渡金屬的金屬層31覆蓋，其未被鋁層25覆蓋的區(qū)域，被轉(zhuǎn)變成第二穩(wěn)定層33。上穩(wěn)定層33位于至少此電阻器部分13的頂部上，但可以覆蓋除了被鋁層25覆蓋的位于邊沿處的某些區(qū)域外的電阻器本體11的大部分?？?1被制作成通過過渡金屬層31和氧化層17向下達到接觸區(qū)15的上表面，并被來自鋁層25的材料填充。為了進一步改善與用以電連接電阻器的包含在鋁層25中的導電通路的電接觸，在上述孔21中的接觸區(qū)15的表面處提供了區(qū)域23。由例如氮化硅或二氧化硅組成的或由這二種材料一起組成的鈍化層27，覆蓋整個結構。
在圖2中，局部高倍放大示出了一小部分多晶硅電阻器的示意圖。從中可見受主原子A和/或施主原子D、荷電載流子陷阱T、以及可能的氫原子H是如何分別分布在晶粒41內(nèi)和晶粒邊界43中。可能還有氟原子F存在，或作為變通僅僅有氟原子而沒有氫原子。影響多晶硅膜電阻率的可能的氟原子和氫原子，主要位于晶粒邊界中。
以下描述具有穩(wěn)定阻擋層的多晶硅電阻器的詳細例子實施例4根據(jù)實施例1制作了多晶硅電阻器，但有差別，即在淀積鋁膜之前，用濺射方法淀積厚度為1500的膜，此膜是一種集成電路制造中普通的合金，是組分為Ti30W70的鈦和鎢，其中的指標30和70表示原子組分，亦即此合金包含30％原子比的鈦和70％原子比的鎢。然后淀積鋁金屬化。此鋁金屬化被光刻確定，之后，在腐蝕操作中產(chǎn)生的鋁導體被用作掩模，將金屬性Ti30W70層轉(zhuǎn)變成暴露于鋁導體下方位置處的氧化物基阻擋層。室溫下的30％重量比的過氧化氫水溶液被用于這一轉(zhuǎn)變，電路板被浸入其中30分鐘。然后將板在去離子水中清洗15分鐘。之后，繼續(xù)根據(jù)實施例1的正常工藝流程。多晶硅電阻器于是具有對應于圖1b所示結構的結構，但沒有第一下穩(wěn)定層28和直接位于其上頂部的氧化層29。電阻器的長度為200μm，而寬度為20μm?？紤]測量誤差和分散之后，成品電阻器中的多晶膜的電阻率相當于根據(jù)實施例1制造的電阻器的電阻率。
在下列論文中描述了當用過氧化氫H2O2處理時，鈦和鎢到氧化物的轉(zhuǎn)變J.E.A.M.vain-den-Meerakker，M.Scholten and J.J.van-Oekel，“The Etching of Ti-W in Concentrated H2O2Solutions”，Thin Solid Films，Vol.208，pp.237-42(1992)，以及J.E.A.M.van-den-Meerakker，M.Scholten and T.L.G.M.Thijssen，“An Electrandemical and X-Ray Photoelectron SpectroscopicStudy into the Mechanism of Ti＋W Alloy Etdhing in H2O2Solutions”，Journal of Electroanalytical Chemistry，Vol.333，pp.205-216(1992)。由于大多數(shù)金屬在用過氧化氫處理時消失，故這一轉(zhuǎn)變可以被認為是腐蝕操作。在腐蝕工藝之后，保留下氧化物基層，它可以很薄，其厚度最多可能是幾百。
此處可以指出的是，鈦和鎢組成的金屬合金在上述實施例中常常被用作制造集成電路過程中的中間層，以便在鋁和n型硅之間得到電阻性電接觸，與鋁直接接觸n型硅時得到的整流接觸相反。
以相同于實施例1的方式，電阻器被安裝在陶瓷包封件中，并在100℃和150℃下進行2000小時的負載實驗，在0、168、500和1000、1500和2000小時之后，在室溫下測量制得的電阻器的電阻值。結果在圖3中被示為“單獨”所示的虛線。如從圖可見，這些電阻器的電阻值比之未被TiW-氧化物基阻擋層保護的多晶硅膜的電阻值，增加了大約一半，其電阻值在圖3中由“單獨”所示的實線表示。這說明在根據(jù)本實施例制造電阻器的情況下得到了穩(wěn)定效果。
用高靈敏表面分析方法SIMS(“二次離子質(zhì)譜術”)，對某些電阻器進行各個層的分析。如從圖4可見，在氮化物與BPSG(硼磷摻雜的二氧化硅)之間的邊界表面中，亦即在氧化物基阻擋層位置處，得到了清晰的鈦信號。分析所需的離子輻射導致樣品表面被充電，影響了信號的出現(xiàn)。
實施例5根據(jù)實施例2制作了多晶硅電阻器，但有差別，即在淀積鋁膜之前，用濺射方法淀積厚度為1500的金屬膜，此膜的組成是Ti30W70，其中的指標表示原子組分。然后涂敷鋁金屬化。此鋁導體被光刻確定，之后，以相同于實施例4的方式，在金屬性Ti30W70層轉(zhuǎn)變成暴露于鋁導體下方任何位置處的氧化物基阻擋層的過程中，腐蝕工藝產(chǎn)生的鋁導體被用作掩模。之后，繼續(xù)根據(jù)實施例2的正常工藝流程。多晶硅電阻器如實施例4那樣，具有對應于圖1b所示結構的結構，但沒有第一下穩(wěn)定層28和直接位于其頂部的氧化層29。電阻器的長度為200μm，而寬度為20μm?？紤]測量誤差和分散之后，成品電阻器中的多晶膜的電阻率相當于根據(jù)實施例2制造的電阻器的電阻率。
以相同于實施例2的方式，電阻器被安裝在陶瓷包封件中，并在100℃和150℃下進行2000小時的負載實驗，在0、168、500和1000、1500和2000小時之后，在室溫下測量電阻值。結果在圖3中被示為“氟”所示的虛線。如從圖可見，這些電阻器的電阻值增加了未被TiW-氧化物基阻擋層保護的多晶硅膜的且其電阻值在圖3中被示為“氟”所示的實線的電阻值改變的不到一半。這說明在制造具有穩(wěn)定層的電阻器的情況下得到了穩(wěn)定效果。
實施例6根據(jù)實施例3制作了多晶硅電阻器，但有差別，即在涂敷鋁膜之前，用濺射方法淀積厚度為1500的金屬膜，其組成是Ti30W70，其中的指標表示原子組分。然后涂敷鋁金屬化。此鋁導體被光刻確定，之后，以相同于實施例4的方式，在金屬性Ti30W70層轉(zhuǎn)變成暴露于鋁導體下方任何位置處的氧化物基阻擋層的過程中，腐蝕工藝產(chǎn)生的鋁導體被用作掩模。之后，繼續(xù)根據(jù)實施例3的正常工藝流程。多晶硅電阻器如實施例4那樣，具有對應于圖1b所示結構的結構，但沒有第一下穩(wěn)定層28和直接位于其頂部的氧化層29。電阻器的長度為200μm，而寬度為20μm?？紤]測量誤差和分散之后，成品電阻器中的多晶膜的電阻率相當于根據(jù)實施例3制造的電阻器的電阻率。
以相同于實施例3的方式，電阻器被安裝在陶瓷包封件中，并在100℃和150℃下進行長達2000小時的負載實驗，在0、168、500和1000、1500和2000小時之后，在室溫下測量電阻值。結果在圖3中被示為“補償”所示的虛線。如從圖可見，這些電阻器的電阻值增加了未被TiW-氧化物基阻擋層保護且其電阻值在圖3中被示為“氟”所示的實線的多晶硅膜的電阻值改變的不到一半。這說明在制造具有穩(wěn)定層的電阻器的情況下得到了穩(wěn)定效果。
實施例7根據(jù)實施例4制作了多晶硅電阻器，但有差別，即在硅襯底配備了厚度為9000的熱氧化二氧化硅層之后，淀積厚度為1500的Ti30W70。后一薄膜以相同于實施例4中的相應層的方式，被轉(zhuǎn)變成氧化物基阻擋層。用CVD方法，在阻擋層頂部淀積大約5500的二氧化硅。然后與實施例4完全一樣地繼續(xù)制作各個層并制造電阻器。
這樣得到的電阻器與根據(jù)實施例4的電阻器的不同在于，還在多晶硅膜下方具有氧化物基阻擋層和CVD-氧化物層，亦即具有圖1b所示的所有各個層。形成電阻器本體的多晶硅膜于是被包圍在二個二氧化硅層之間，亦即在基于電阻器本體中的基礎材料的作為電阻器本體的緊鄰的二個氧化物層與這些氧化物層外面的二個氧化物基阻擋層之間。
電阻器被安裝，接受負載實驗，并根據(jù)實施例4測量電阻值的增加。在實驗精度以內(nèi)，未能觀察到電阻值的增加。
實施例8根據(jù)實施例1制作了摻雜的多晶硅膜。然后用根據(jù)實施例1的二氧化硅覆蓋此多晶硅膜。然后以相同于實施例4的方式，用濺射方法淀積厚度為1500而組分為Ti30W70的由鈦和鎢組成的金屬膜，其中的指標表示原子組分。然后將金屬性Ti30W70層轉(zhuǎn)變成氧化物基阻擋層。為此，在室溫下使用30％的過氧化氫水溶液，將電路板置于其中30分鐘。然后在去離子水中清洗電路板15分鐘。
從電路板取下樣品，并用高靈敏表面分析方法SIMS分析最外層中的鈦和鎢。除了剛剛要淀積Ti30W70膜之前中斷了制造之外，經(jīng)歷了相同處理的樣品被作為比較樣品。如從圖5可見，比之無Ti30W70的樣品，在具有被濕法腐蝕過的Ti30W70的樣品中得到了鈦和鎢信號強度的明顯的差別。后一樣品的信號電平被指定為信號噪聲，而實際上，來自質(zhì)量數(shù)為48的鈦原子的SIMS信號與來自質(zhì)量數(shù)相同并由3個氧原子形成的聚集物的信號重合。
還從電路板取下樣品，用高靈敏表面分析方法TXRF(“X射線總熒光”)分析最外層中的鈦。如從圖6的鈦線可見，樣品表面上的氧化物基阻擋層含有鈦。鈦信號的強度相當于5×1012cm-2的表面濃度。由于鎢陰極被用來產(chǎn)生分析所需的X射線輻射，故不能用鎢線來表示薄膜中鎢的存在。還從電路板取下樣品，用高靈敏層分析方法RBS(“盧瑟福背散射光譜術”)分析最外層中的鈦和鎢二者。如從表1可見，樣品1的結果表明樣品表面上的氧化物基阻擋層含有鈦和鎢二者。由于SIMS、TXRF、和RBS這三種分析方法在不同的設備中進行，故不可能對所用的各個設備和得到的測量數(shù)值進行相互校準。
實施例9用根據(jù)實施例4的氧化物層、鋁層和Ti30W70氧化物基層，覆蓋摻雜的多晶硅膜。以相同于實施例1的方式，將鋁層腐蝕掉。在清除鋁層之后，以相同于實施例8的方式，將Ti30W70層轉(zhuǎn)變成氧化物基阻擋層。
從電路板取下樣品，并用TXRF方法分析最外層中的鈦。如從圖7的鈦線可見，樣品表面上的氧化物基阻擋層含有鈦。鈦信號的強度相當于4×1012cm-2的表面濃度。由于鎢陰極被用來產(chǎn)生分析所需的X射線輻射，故不能用鎢線來表示薄膜中鎢的存在。還從電路板取下樣品，用RBS方法分析最外層中的鈦和鎢二者。如從表1可見，樣品2的結果表明樣品表面上的氧化物基阻擋層含有鈦和鎢二者。由于實施例8中的SIMS、TXRF、和RBS這三種分析方法在不同的設備中進行，故不可能對所用的各個設備和得到的測量數(shù)值進行相互校準。
表1用H2O2處理TiW之后的Ti和W濃度

對于樣品1，用過氧化氫腐蝕頂部具有TiW層的結構。對于樣品2，采用頂部具有鋁層而其下方具有TiW層的結構。用集成電路制造過程中常用的腐蝕劑將鋁層腐蝕掉，而用過氧化氫腐蝕TiW層。
至于確定電阻器電阻值的多晶硅膜中的摻雜劑，可以選自所有常用的摻雜劑。更確切地說是硼，不一定要使用上述各個實施例所指出的原子類型。
至于包括在氧化物基阻擋層中的原子的類型，可以使用上述各個實施例所指出的金屬原子之外的金屬原子。單獨或與其它原子組合使用由其它種類原子產(chǎn)生的氧化物基阻擋層，得到了相似的性質(zhì)，只要這些原子取自周期表的過渡金屬即可。同樣，為了獲得穩(wěn)定效果，由金屬原子形成的氧化物不一定要純粹基于氧。其它原子例如作為集成電阻器制造特征的原子種類氟和氮的混合物，單獨或相互組合，也能夠提供具有所需穩(wěn)定性質(zhì)的氧化物基阻擋層。
主要使用電絕緣從而能夠被置于與金屬導體緊密直接接觸的氧化物基層作為阻擋層。根據(jù)上述討論，淀積的適當金屬層能夠僅僅在所希望的區(qū)域中轉(zhuǎn)變成氧化物基，且能夠用作導體。術語氧化物基層除了主要表示適當?shù)难趸飳踊蚣冄趸飳又?，還包括含有例如以氫氧原子團和/或水分子形式存在的氧原子的層。而且包括未完全轉(zhuǎn)變成氧化物而仍然是金屬的金屬層，亦即僅僅摻氧的層。
同樣，氧化物基阻擋層的制作不局限于各個實施例所指出的那些，而是可以使用集成電路制造過程中使用的所有物理、電化學、和化學方法。例如，用直接淀積方法制作的氧化物基阻擋層以及在淀積的金屬層被氧化之后得到的這種層，都能夠被用于穩(wěn)定的多晶硅電阻器中。各個層的厚度和位置要適應所希望的電阻器穩(wěn)定性改進程度。
根據(jù)上述描述，電阻器由多晶膜制作，但它們通常可以是任意類型，并具有任意電阻率和電阻值。
根據(jù)上述描述，電阻器由多晶硅制作，但它們也可以由多晶鍺或多晶硅-鍺化合物制作。
權利要求
1.一種電阻器，它包含由多晶硅、多晶鍺、或多晶硅一鍺組成的電阻器本體以及排列在電阻器本體上和/或中的電接觸區(qū)，電阻器本體包括接觸區(qū)之間的電阻器部分，它為電阻器提供電阻值，用摻雜劑對電阻器部分中的材料進行摻雜，以獲得所希望的電阻器電阻值，其特征是一個或多個包含過渡金屬原子并被安置在電阻器部分的氧化物基層。
2.根據(jù)權利要求1的電阻器，其特征是，過渡金屬原子包含選自鈦和鎢的原子。
3.根據(jù)權利要求1-2中任何一個的電阻器，其特征是電阻器部分與氧化物基層之間的氧化硅層。
4.根據(jù)權利要求1-3中任何一個的電阻器，其特征是，電阻器部分在其下側(cè)和上側(cè)具有包含過渡金屬原子的氧化物基層。
5.根據(jù)權利要求1-4中任何一個的電阻器，其特征是，電阻器部分被包含過渡金屬原子的氧化物基層包圍。
6.根據(jù)權利要求1-5中任何一個的電阻器，其特征是，由電阻器部分中的基礎材料組成的氧化物層位于電阻器部分與包含過渡金屬原子的氧化物基層之間。
7.一種電阻器，它包含由多晶硅、多晶鍺、或多晶硅一鍺組成的電阻器本體以及排列在電阻器本體上和/或中的電接觸區(qū)，電阻器本體包含接觸區(qū)之問的電阻器部分，它為電阻器提供電阻值，用摻雜劑對電阻器部分中的材料進行摻雜，以獲得所希望的電阻器電阻值，其特征是安置在電阻器部分與含有原子，特別是能夠與電阻器本體的多晶材料中的晶粒邊界相互反應以改變其電阻率的氫原子的層或區(qū)域之間的防止擴散層，即鈍化層。
8.一種制造電阻器的方法，此電阻器包含由多晶硅、多晶鍺、或多晶硅一鍺組成的電阻器本體，此方法包含下列步驟在特定的膜中，由多晶硅、多晶鍺、或由多晶硅一鍺制作本體，在本體中的材料的制作過程中或之后，用至少一種摻雜劑對其進行摻雜，以獲得所希望的電阻器電阻值，以及安置本體的電接觸區(qū)，其特征是，一個或多個包含過渡金屬原子并被安置在電阻器本體的氧化物基層。
9.根據(jù)權利要求8的方法，其特征是，在涂敷氧化物基層時，它被制成含有選自鈦和鎢的原子。
10.根據(jù)權利要求8-9中任何一個的方法，其特征是，電阻器本體的基礎材料組成的氧化物被涂敷在電阻器本體與氧化物基層之間。
11.根據(jù)權利要求8-10中任何一個的方法，其特征是，在涂敷氧化物基層時，首先涂敷由一種或多種過渡金屬組成的層，然后對此層進行氧化。
12.根據(jù)權利要求11的方法，其特征是，用過氧化氫處理來進行氧化。
全文摘要
一種電阻器,它具有由多晶硅組成的電阻器本體(11)以及排列在電阻器本體(11)上和/或中的電接觸區(qū)(23,15),使電阻器部分(13)被制作在接觸區(qū)之間,它為電阻器提供電阻值。用例如硼,對電阻器本體中的材料進行摻雜,以確定其電阻值。為了使電阻器有良好的長期穩(wěn)定性,用一個或多個由過渡金屬制作的氧化物基阻擋層(28,31)來保護電阻器部分(13)。這些阻擋層能夠防止諸如氫之類的可移動原子到達多晶硅中的不飽和鍵。這種可移動原子能夠例如存在于位于電阻器所在的集成電路最外圍的鈍化層(27)中。可以由具有30%的鈦和70%的鎢的用過氧化氫氧化的層來制作阻擋層。
文檔編號H01L27/04GK1326591SQ9981324
公開日2001年12月12日 申請日期1999年11月15日 優(yōu)先權日1998年11月13日
發(fā)明者U·史密斯, M·萊德伯格 申請人:艾利森電話股份有限公司