復(fù)合多晶硅柵mos器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體器件及制造領(lǐng)域，特別是涉及一種復(fù)合多晶硅柵M0S器件及其制造方法。
【背景技術(shù)】
[0002]隨著當(dāng)今技術(shù)的發(fā)展，CMOS集成電路要求更高的集成度，更好的性能，更快的速度，而這些要求都需要通過提高M0S器件的性能才能實現(xiàn)。近十幾年來，M0S器件研究者們通過改進器件結(jié)構(gòu)、使用更優(yōu)異的材料，減小器件尺寸等方法來提高M0S器件的性能。
[0003]目前比較先進的CMOS工藝，其主要特點包括:
[0004](1)柵工程的改進。通過減小柵長或者通過增加?xùn)诺膫€數(shù)來提高M0S器件的性能。
[0005](2)氧化層的改進。通過在氧化物中引入氮元素能夠增加?xùn)艠O介電常數(shù)，并且提高了可靠性。氮氧化物也可以阻止硼離子通過柵介質(zhì)進入溝道。
[0006](3)溝道中的改進。通過超淺的源漏摻雜技術(shù)(Ultra shallow Source DrainExtens1n)減少漏端與溝道親合產(chǎn)生的結(jié)電容?；蚴峭ㄟ^使用halo摻雜工藝，使溝道橫向摻雜濃度發(fā)生突變，也可以用來抑制漏端耦合。Halo注入還用于調(diào)整M0SFET其閾值電壓。
[0007]例如論文[R.S.Saxena, M.J.Kumar.Dual Material Gate Technique forEnhanced Transconductance and Breakdown Voltage of Trench Power MOSFETs.1EEETrans.Electron Devices.56(2009)517-522.]中所提到的MOS器件就是采用柵工程的技術(shù)實現(xiàn)的，該器件的柵是通過兩種具有不同功函數(shù)的材料組成而形成的。它能夠加強柵對溝道的控制，從而提高了器件的驅(qū)動電流和截止頻率。論文[Banchhor S K S, Kondekar PN.Performance study of high—k gate&spacer dielectric Dopant Segregated SchottkyBarrier SOI M0SFET[C]Electronics and Communicat1n Systems(ICECS), 20152ndInternat1nal Conference onlEEE, 2015]，是通過對柵氧化層的改進。文中通過使用高k材料代替原有的二氧化硅層，起到更好的隔離的效果，能夠有效減小柵泄漏電流，延長器件的使用壽命，提高器件的可靠性。論文[Chen X, Clark Μ H, Herner Β S, et al.Reverseleakage reduct1n and vertical height shrinking of d1de with halo doping:US, do1:US8450835B2[P], 2013]是通過進行halo摻雜來抑制漏端耦合，起到減小器件關(guān)態(tài)電流的效果，降低器件的無源功耗。
[0008]可見，現(xiàn)有的復(fù)合柵型器件雖然能有效提高M0S器件的驅(qū)動電流和截止頻率，但是卻導(dǎo)致器件的關(guān)態(tài)電流和柵泄漏電流要比普通單柵器件大很多。而使用高k材料能夠有效的減小器件柵泄漏電流，但是由于引入高k材料，使得高k材料與硅襯底接觸界面會有新的缺陷產(chǎn)生，導(dǎo)致器件性能下降，而且制作高k材料的成本要遠(yuǎn)高于原有的二氧化硅材料，這不利于降低集成電路的成本。至于halo摻雜，其工藝復(fù)雜。第一，它是由大角度注入來實現(xiàn)。其次，它必須被精確地定位。位置不佳的halo摻雜會導(dǎo)致短溝道效應(yīng)更嚴(yán)重，產(chǎn)生更大的結(jié)電容，降低溝道迀移率和使閾值電壓發(fā)生變化。
[0009]鑒于以上所述，提供一種能夠有效提尚M0S器件驅(qū)動能力，減小器件關(guān)態(tài)電流和柵泄漏電流的新型MOS結(jié)構(gòu)及其制造方法實屬必要。

【發(fā)明內(nèi)容】

[0010]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種復(fù)合多晶硅柵M0S器件及其制造方法，用于解決現(xiàn)有技術(shù)中復(fù)合柵型M0S器件容易降低器件驅(qū)動能力，并導(dǎo)致器件的關(guān)態(tài)電流和柵泄漏電流增加的問題。
[0011]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種復(fù)合多晶硅柵M0S器件，包括:襯底，所述襯底中形成有源區(qū)、漏區(qū)以及位于所述源區(qū)及漏區(qū)之間的溝道區(qū)；第一柵介質(zhì)層，覆蓋于所述溝道區(qū)靠近源區(qū)的第一部分表面；第二柵介質(zhì)層，覆蓋于所述溝道區(qū)靠近漏區(qū)的第二部分表面，且所述第二柵介質(zhì)層的厚度大于所述第一柵介質(zhì)層的厚度；p+型多晶硅柵，結(jié)合于所述第一柵介質(zhì)層表面；以及N+型多晶硅柵，結(jié)合于所述第二柵介質(zhì)層表面。
[0012]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的一種優(yōu)選方案，所述溝道區(qū)靠近漏區(qū)區(qū)域形成有P+型掩埋層，以減小復(fù)合多晶硅柵M0S器件的關(guān)態(tài)電流。
[0013]進一步地，所述P+型掩埋層的摻雜離子為硼。
[0014]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的一種優(yōu)選方案，所述P+型多晶硅柵及N+型多晶硅柵之間具有隔離層。
[0015]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的一種優(yōu)選方案，所述第二柵介質(zhì)層的厚度為所述第一柵介質(zhì)層的厚度的1.1?2倍。
[0016]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的一種優(yōu)選方案，所述P+型多晶硅柵與N+型多晶硅柵的寬度相等。
[0017]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的一種優(yōu)選方案，所述P+型多晶硅柵的摻雜離子為硼，所述N+型多晶硅柵的摻雜離子為砷。
[0018]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的一種優(yōu)選方案，所述襯底為硅襯底，所述第一柵介質(zhì)層及第二柵介質(zhì)層為二氧化硅層。
[0019]本發(fā)明還提供一種復(fù)合多晶硅柵M0S器件的制造方法，包括步驟:步驟1)，提供一襯底，于所述襯底靠近欲制備漏區(qū)的區(qū)域進行離子注入，形成P+型掩埋層；步驟2)，于所述襯底表面形成第一柵介質(zhì)層，并對欲制備N+型多晶硅柵處的第一柵介質(zhì)層進行加厚，形成第二柵介質(zhì)層；步驟3)，分別于溝道區(qū)上方的第一柵介質(zhì)層上制作第一多晶硅，于溝道上方的第二柵介質(zhì)層上制作第二多晶硅，且所述第一多晶硅及第二多晶硅之間形成有隔離層；步驟4)，制作第二掩膜層，于所述第一多晶硅靠近源區(qū)的部分表面打開注入窗口，通過注入方向朝源區(qū)傾斜的離子注入工藝對所述第一多晶硅進行P型離子注入，形成P+型多晶硅柵；以及步驟5)，制作第三掩膜層，于所述第二多晶硅靠近漏區(qū)的部分表面打開注入窗口，通過注入方向朝漏區(qū)傾斜的離子注入工藝對所述第二多晶硅進行N型離子注入，形成N+型多晶娃棚.。
[0020]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的制造方法的一種優(yōu)選方案，所述第二柵介質(zhì)層的厚度為所述第一柵介質(zhì)層的厚度的1.1?2倍。
[0021]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的制造方法的一種優(yōu)選方案，步驟1)包括:1-1)提供一襯底，于所述襯底表面形成第一掩膜層，并于靠近欲制備漏區(qū)的區(qū)域打開注入窗口 ；1_2)基于所述注入窗口，通過離子注入工藝注入Ρ型離子，形成Ρ+型掩埋層；1_3)去除所述第一掩膜層。
[0022]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的制造方法的一種優(yōu)選方案，所述襯底選用為硅襯底，步驟2)包括:2-1)采用氧化工藝于所述硅襯底表面形成第一氧化層，作為第一柵介質(zhì)層；2_2)于所述第一氧化層表面形成氧化阻擋層，并于欲制備N+型多晶硅柵處打開氧化窗口 ；2-3)采用氧化工藝加厚所述氧化窗口內(nèi)的第一氧化層，形成第二氧化層，作為第二柵介質(zhì)層；2-4)去除所述氧化阻擋層。
[0023]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的制造方法的一種優(yōu)選方案，步驟3)包括:
3-1)沉積多晶硅，采用光刻-刻蝕工藝去除多余的多晶硅，并保留溝道區(qū)上方第一柵介質(zhì)層表面的多晶硅，形成第一多晶硅；3-2)沉積隔離材料，采用光刻-刻蝕工藝去除所述第二柵介質(zhì)層表面的隔離材料，并至少保留所述第一多晶硅側(cè)壁的隔離材料，形成隔離層；3-3)沉積多晶硅，并采用光刻-刻蝕工藝去除多余的多晶硅，保留所述第二柵介質(zhì)層表面的多晶娃，形成第二多晶娃。
[0024]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的制造方法的一種優(yōu)選方案，步驟4)進行P型離子注入的傾斜角度為5?20度，步驟5)進行N型離子注入的傾斜角度為5?15度。
[0025]作為本發(fā)明的復(fù)合多晶硅柵M0S器件的制造方法的一種優(yōu)選方案，所述P+型掩埋層的摻雜離子為硼