一種源極抬高電壓使用的高壓ldmos及其制造方法
【技術領域】
[0001]本申請涉及一種LDMOS(橫向擴散金屬氧化物半導體)器件。
【背景技術】
[0002]源極抬高電壓使用(high side)的LDMOS器件是指LDMOS的源極接一電壓，例如與漏極接同一電壓；這與通常的LDMOS器件的源極接地有著顯著區(qū)別。
[0003]請參閱圖1，這是一種現(xiàn)有的源極抬高電壓使用的η型LDMOS器件。在ρ型襯底中具有η型埋層，η型埋層之上具有η型外延層。η型埋層的側壁與一圈P型埋層相接觸，P型埋層之上為P阱一，P阱一中有P型重摻雜的襯底引出端。由P阱一、P型埋層和η型埋層形成了一個碗狀的隔離環(huán)(isolating ring)，將η型外延層和ρ型襯底相隔離。在η型外延層中具有P阱二和η講。在ρ阱二的表面具有η型重摻雜的源區(qū)和ρ型重摻雜的體區(qū)引出端。在η型外延層中且在η阱之上為η型漂移區(qū)。在η型漂移區(qū)的表面具有η型重摻雜的漏極。在η型外延層的表面和η型漂移區(qū)的表面具有多個隔離結構，用來隔離襯底引出端和漏極、以及隔離漏極和柵極。在源極的外側且在P阱二之上、η型外延層之上、η型漂移區(qū)之上具有柵氧化層和柵極，柵極還部分地位于漂移區(qū)之上的隔離結構之上。
[0004]圖1所示的LDMOS器件可以采用BCD (bipolar-CM0S_DM0S)工藝制造，制程例如為0.35 μ mo該LDMOS器件的擊穿電壓受限于兩個方面:首先是隔離環(huán)結構中η型埋層與ρ型埋層之間的擊穿電壓，其次是漏極與源極之間的擊穿電壓。該LDMOS器件由于η型外延層的厚度較薄(厚度僅為4.5 μ m)，且η型外延層下方具有η型埋層，使得器件耐壓無法提升到70V以上。即便增加η型漂移區(qū)的長度，該LDMOS的耐壓通常僅可達到50V，因此該LDMOS通常只能用作40V耐壓的源極抬高電壓使用的功率器件。

【發(fā)明內容】

[0005]本申請所要解決的技術問題是提供一種新型結構的源極抬高電壓使用的高壓LDM0S，通過優(yōu)化結構來提升器件耐壓。
[0006]為解決上述技術問題，本申請源極抬高電壓使用的高壓LDMOS器件被一個碗狀的隔離環(huán)所包圍；所述隔離環(huán)包括在P型襯底與η型外延層的交界面的η型埋層和P型埋層、P型埋層上方的P阱；η型埋層與P型埋層的側面不接觸，兩者具有一定距離，從而提高了 η型埋層與P型埋層之間的耐壓；所述P型埋層與漏極在垂直方向上至少部分重疊，從而令P型埋層對漏極生成降低表面電場作用以提升漏極對源極的耐壓；所述η型埋層在源極和體區(qū)引出端的正下方，從而對源極和體區(qū)引出端對P型襯底進行高壓隔離。
[0007]本申請源極抬高電壓使用的高壓LDMOS器件的制造方法包括如下步驟:
[0008]第I步，在ρ型襯底中離子注入形成η型注入?yún)^(qū)；
[0009]第2步，在ρ型襯底中離子注入形成P型注入?yún)^(qū)；ρ型注入?yún)^(qū)與η型注入?yún)^(qū)的側面不接觸，兩者之間具有一定距離；
[0010]第3步，在P型襯底之上形成η型外延層；ρ型注入?yún)^(qū)變?yōu)镻型埋層，η型注入?yún)^(qū)變?yōu)棣切吐駥樱沪研吐駥雍挺切吐駥泳讦研鸵r底和η型外延層的交界面處；
[0011]第4步，在η型外延層表面熱氧化生長出第一氧化硅，并淀積氮化硅，再采用光刻和刻蝕工藝去除部分位置的氮化硅和第一氧化硅；接著在暴露的η型外延層表面熱氧化生長出第二氧化硅作為隔離結構；最后采用濕法腐蝕工藝去除氮化硅；
[0012]第5步，在η型外延層中離子注入形成η阱；
[0013]第6步，在η阱上形成η型漂移區(qū)；
[0014]第7步，在η型外延層中形成ρ阱一和ρ阱二 ；ρ阱一、ρ型埋層和η型埋層構成了包圍LDMOS的隔離環(huán)；
[0015]第8步，在η型外延層上熱氧化生長出第三氧化硅，并淀積多晶硅，再形成多晶硅柵極及其下方的柵氧化層；
[0016]第9步，離子注入以在ρ阱一中形成襯底引出端，在漂移區(qū)中形成漏極，在P阱二中形成源極和體區(qū)引出端；漏極與P型埋層在垂直方向上至少部分重疊；源極和體區(qū)引出端在η型埋層的正上方。
[0017]本申請通過結構優(yōu)化可在相同的制造工藝和制程下提升源極抬高電壓使用的高壓LDMOS的擊穿電壓，從而可用于高耐壓的源極抬高電壓的使用環(huán)境。
【附圖說明】
[0018]圖1是一種現(xiàn)有的源極抬尚電壓使用的η型LDMOS器件的結構不意圖；
[0019]圖2是本申請的源極抬高電壓使用的η型LDMOS器件的結構示意圖；
[0020]圖3是現(xiàn)有的源極抬高電壓使用的LDMOS器件的BVoff (off-state breakdownvoltage，關斷狀態(tài)擊穿電壓)示意圖；
[0021 ] 圖4是現(xiàn)有的源極抬高電壓使用的LDMOS器件的BVon (on-state breakdownvoltage，導通狀態(tài)擊穿電壓)示意圖；
[0022]圖5是本申請的源極抬高電壓使用的LDMOS器件的BVoff示意圖；
[0023]圖6是本申請的源極抬高電壓使用的LDMOS器件的BVon示意圖。
【具體實施方式】
[0024]請參閱圖2，這是本申請的源極抬高電壓使用的η型LDMOS器件。在ρ型襯底中具有η型外延層。在ρ型襯底與η型外延層的交界面具有η型埋層和ρ型埋層。η型埋層與P型埋層的側面不接觸，兩者具有一定距離。在P型埋層之上為P阱一，P阱一中有P型重摻雜的襯底引出端。在η型外延層中具有ρ講二和η講，ρ講二在η型埋層的正上方。在ρ阱二的表面具有η型重摻雜的源區(qū)和ρ型重摻雜的體區(qū)引出端。在η型外延層中且在η阱之上為η型漂移區(qū)。在η型漂移區(qū)的表面具有η型重摻雜的漏極。漏極與ρ型埋層在垂直方向上至少部分重疊(overlap)。在η型外延層的表面和η型漂移區(qū)的表面具有多個隔離結構，用來隔離襯底引出端和漏極、以及隔離漏極和柵極。在源極的外側且在P阱二之上、η型外延層之上、η型漂移區(qū)之上具有柵氧化層和柵極，柵極還部分地位于漂移區(qū)的隔離結構之上。
[0025]與現(xiàn)有的源極抬高電壓使用的高壓LDMOS器件相比，本申請的源極抬高電壓使用的高壓LDMOS器件具有如下改進:
[0026]其一，原本的P型埋層與η型埋層在側面相接觸，而完全隔離η型外延層和ρ型襯底。本申請通過版圖設計使得P型埋層與η型埋層在側面不接觸，兩者之間具有一定間距，從而提高了 P型埋層與η型埋層之間的擊穿電壓。
[0027]其二，由于η型外延層的厚度較薄，本申請使得漏極與ρ型埋層在垂直方向上重疊，此時P型埋層對漏極起到了 Resurf (降低表面電場)的作用，從而提高了源極與漏極之間的耐壓。
[0028]其三，η型埋層仍然在ρ阱二的正下方，因此還能確保源極和體區(qū)引出端對P型襯底的高壓隔離，該LDMOS器件仍能用作源極抬高電壓使用的功率器件。
[0029]請參閱圖3和圖4，圖1所示的現(xiàn)有LDMOS的BVoff約為48V，BVon約為50V，通常只能用作40V耐壓的源極抬高電壓使用的功率器件。
[0030]請參閱圖5和圖6，圖2所示的本申請LDMOS的BVoff約為85V，BVon約為77V，可用作70V耐壓的源極抬高電壓使用的功率器件。
[0031]本申請的LDMOS仍采用現(xiàn)有的B⑶工藝和0.35 μ m制程，也不需要額外的光刻掩模版，就能將器件耐壓提升60%以上(以48V與77V進行比較)，極大地擴展了應用環(huán)境。
[0032]本申請的源極抬高電壓使用的高壓LDMOS器件的制造方法包括如下步驟:
[0033]第I步，采用光刻和離子注