方式是可能的，例如在10納米到1000納米的范圍內(nèi)。電介質(zhì)層4也可以由二氧化硅形成，盡管其它材料不排除使用。層4可被沉積在厚度范圍內(nèi)。典型的厚度可為50納米至10000納米。
[0022]本領(lǐng)域技術(shù)人員中有各種技術(shù)，以便在CZ及FZ晶片之間進(jìn)行區(qū)分。個(gè)這樣的標(biāo)識符是填隙氧的濃度。FZ硅具有〈0.5ppma的氧濃度(每百萬個(gè)原子份)，而對于CZ硅通常為>10ppma。間隙氧濃度可以通過紅外吸收(通常在9.03um或5.8Ium)測定。當(dāng)CZ晶片更加穩(wěn)固和斷裂不容易時(shí)，另一種方法是測量晶片的制法強(qiáng)度。用于測量斷裂強(qiáng)度(諸如3點(diǎn)彎曲法)的技術(shù)是公知的，不需要在這里說明。
[0023]此處描述的方法不需要被完全限制在MEMS開關(guān)。因此，基片也可用于形成利用傳輸線技術(shù)的波導(dǎo)和過濾器，包括例如共面波導(dǎo)。在傳輸線中這樣組件的形成是對于本領(lǐng)域技術(shù)人員是公知的，不會被進(jìn)一步描述。應(yīng)當(dāng)指出，共面波導(dǎo)也可以通過提供基本上垂直于帶狀線導(dǎo)體的方向延伸的導(dǎo)體屏蔽，以及從由氧化物的另一個(gè)層分開。
[0024]共面波導(dǎo)的一個(gè)例子不于圖3。這里，多根導(dǎo)線(標(biāo)記40、41和42)平行布置，使得饋送至導(dǎo)體41的信號可以在相鄰接地平面40和42之間傳播，如本領(lǐng)域技術(shù)人員所熟知的。在晶片上面形成有共面波導(dǎo)結(jié)構(gòu)，如前相對于圖2所述，該晶片包括具有形成在其上的未摻雜多晶硅鈍化22薄層的CZ襯底20，高于其形成另一電介質(zhì)層4，諸如硅氧化。
[0025]電介質(zhì)或氧化物4的厚度可以變化以控制晶片的特性阻抗，在測量中O至10千兆赫的范圍內(nèi)，約為2微米的氧化層厚度得到在2GHz約30 Ω溫和上升到在1GHz約42 Ω的特性阻抗，其中8微米的氧化層厚度得到在2GHz約50 Ω的阻抗，其在整個(gè)頻率范圍內(nèi)保持基本穩(wěn)定的值，上升到在1GHz約58 Ω。因此，這易于兼容預(yù)期50 Ω標(biāo)稱阻抗的RF電路和元件。
[0026]圖4是示出在集成電路的形成中使用類型的高電阻率CZ晶片20上形成的金屬信號攜帶路徑的傳播損耗的曲線圖。
[0027]分貝/每毫米的傳播損耗相對于GHz頻率繪出:
[0028]a)在襯底上形成的未摻雜多晶娃層的P型娃襯底，通過線60代表；
[0029]b)不具有多晶娃層的P型娃襯底，并通過線62表不；
[0030]c)具有已經(jīng)在其上形成的未摻雜多晶硅層的N型硅襯底，由線50表示；和
[0031]d)不具有多晶娃層的N型娃襯底，并通過線52表不。
[0032]該圖表明，與不具有多晶硅層的晶片相比，在通過CZ處理形成的晶片上包括未摻雜的多晶硅層提供顯著減少的傳播損耗。
[0033]在圖4中所示的數(shù)據(jù)在進(jìn)行熱處理(熱退火)步驟之前被收集，其將在成品設(shè)備中期望(以便模仿晶片接合工序中的溫度循環(huán))。
[0034]圖5是顯示在基板電阻率作為多晶硅層的深度函數(shù)的曲線圖，隨后在氮?dú)庵?0分鐘在450°C的熱退火。具有未摻雜多晶硅層的P型基板60保持高的電阻率作為深度的函數(shù)，而N型基片50(具有多晶硅層)具有作為深度函數(shù)迅速下降的電阻率。應(yīng)當(dāng)指出，這兩個(gè)基片在表面的最初幾微米表現(xiàn)出高電阻率，但鑒于在圖5所示的整體性質(zhì)，P型基片提供更好的性能。
[0035]因此，可能使用在CZ晶片上形成的組件提供在GHz范圍內(nèi)可接受的RF性能，其中該晶片已被處理以在其表面包括載流子壽命殺滅層。該CZ晶片可具有范圍為3000至30000 Ω的電阻率。這使得更便宜和更健壯的CZ技術(shù)用于鑄造，其通常設(shè)計(jì)成使用該晶片型。因此，處理過程中晶片的破損風(fēng)險(xiǎn)被大大降低，因此收率提高，客戶的盈利或備選成本可以降低。
[0036]還應(yīng)當(dāng)注意，在一些實(shí)施例中，避免氧化鋁鈍化層(例如，取代二氧化硅層)，并利用多晶硅層也可以使用浮區(qū)硅，用于在隨后的設(shè)備處理步驟中提供一些優(yōu)點(diǎn)。
[0037]正如前面提到的，高電阻率襯底可用于結(jié)合其它RF微電子元件，諸如文件管理器(電阻/電容/電感器或微帶)，耦合器(定向或以其它方式)和其它RF組件。這樣的部件可以在包裝被提供并且被視為“芯片”。
[0038]雖然已經(jīng)討論使用摻雜的多晶硅，摻雜少量或微量水平可接受，而不降低性能。
[0039]盡管某些實(shí)施例進(jìn)行了說明，這些實(shí)施例僅通過舉例的方式呈現(xiàn)，而不是為了限制本公開的范圍。事實(shí)上，本文描述的新穎系統(tǒng)、裝置和方法可以體現(xiàn)在其他各種形式。此夕卜，可以對本文中所描述的方法和系統(tǒng)做出各種省略、替代和改變，而不脫離本公開的精神。所附權(quán)利要求及其等同物旨在覆蓋這些形式或修改將落入本公開的范圍和精神內(nèi)。因此，本發(fā)明的范圍通過參考權(quán)利要求書限定。
【主權(quán)項(xiàng)】
1.一種娃襯底，其包括通過Czochralski方法形成的娃結(jié)構(gòu)，并具有沉積在娃結(jié)構(gòu)上的載流子壽命時(shí)間殺滅層。
2.如權(quán)利要求1所述的硅襯底，其中，所述硅結(jié)構(gòu)具有約3000至30000Ω厘米的電阻率。
3.如權(quán)利要求1所述的硅襯底，其中，所述載流子壽命殺滅層是多晶硅層。
4.如權(quán)利要求3所述的娃襯底，其中，所述多晶娃的厚度在10至100nm之間。
5.如權(quán)利要求3所述的硅襯底，其中，所述多晶硅是未摻雜的或基本上未摻雜。
6.如權(quán)利要求1所述的硅襯底，進(jìn)一步包括:形成在所述載流子壽命殺滅層上的射頻組件。
7.如權(quán)利要求6所述的硅襯底，其中，所述射頻組件包括微機(jī)械加工的機(jī)電開關(guān)。
8.如權(quán)利要求7所述的硅襯底，其中，所述開關(guān)被形成在電介質(zhì)層中。
9.如權(quán)利要求8所述的娃襯底，其中，該介電層為50nm和1000nm厚之間。
10.一種硅襯底，包括如權(quán)利要求6請求的射頻組件，其中，所述射頻組件是傳輸線、濾波器、信號組合器、信號分離器、RLC網(wǎng)絡(luò)和定向耦合器中的至少一個(gè)。
11.提供半導(dǎo)體襯底用于形成在超過IGHz運(yùn)行的組件的方法，包括:在由CZ處理形成的晶片上形成載流子壽命時(shí)間殺滅層。
12.如權(quán)利要求11所述的方法，其中，形成載流子壽命時(shí)間殺滅層包括在退火步驟之前在半導(dǎo)體襯底上沉積層基本上未摻雜的多晶硅。
13.—種制造設(shè)備的方法，包括:在半導(dǎo)體襯底上形成電子部件，其中所述襯底由CZ法形成，并在所述襯底上具有載流子壽命時(shí)間殺滅層。
14.一種形成如權(quán)利要求13所述的設(shè)備的方法，其中所述電子部件包括RF MEMS開關(guān)、傳輸線、濾波器、信號組合器、信號分離器、RLC網(wǎng)絡(luò)或定向耦合器。
15.具有形成在其上的多晶娃層的娃襯底。
16.如權(quán)利要求15所述的硅襯底，其中，所述硅襯底是浮區(qū)硅。
17.如權(quán)利要求15所述的娃襯底，其中，所述娃襯底是Czochralski娃。
18.如權(quán)利要求15所述的硅襯底，還包括形成在所述載流子壽命殺滅層上的射頻組件。
【專利摘要】本公開涉及適宜使用RF組件的硅襯底，此類硅襯底形成的RF組件。提供硅襯底可通過使用由Czochralski處理形成的硅層并具有沉積在硅層上的載流子壽命時(shí)間殺滅層而更便宜地便于形成RF組件。
【IPC分類】H01H59-00, H01P1-20, H01P5-18, H01P3-10
【公開號】CN104715975
【申請?zhí)枴緾N201410777866
【發(fā)明人】P·M·拉姆伯金, P·L·菲茲格拉德, B·P·斯坦森, R·C·格金, S·A·萊恩徹, W·A·萊恩
【申請人】亞德諾半導(dǎo)體集團(tuán)
【公開日】2015年6月17日
【申請日】2014年12月16日
【公告號】EP2884521A1, US20150170911