一種陣列基板及其制作方法以及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體而言，涉及一種陣列基板、一種顯示裝置和一種陣列基板制作方法。
【背景技術(shù)】
[0002]在薄膜晶體管(即TFT，Thin Film Transistor)的有源驅(qū)動(dòng)中，存儲(chǔ)電容Cst用于存儲(chǔ)數(shù)據(jù)線寫入的信號(hào)，由于TFT管是被逐行打開的，因此存儲(chǔ)電容Cst非常重要。當(dāng)Cst的電容量不足，意味著在一行TFT被關(guān)斷后，這一行的顯示會(huì)失真。
[0003]在OLED產(chǎn)品中現(xiàn)在多采用Doping Cst,即通過對P-Si (多晶硅，一般作為有源層I的材料)進(jìn)行離子摻雜，使其變?yōu)閷?dǎo)體，作為Cst的一個(gè)電極(即有源層I與源漏層5形成Cst)。但是僅僅只采用Doping Cst，由于在設(shè)計(jì)中會(huì)考慮到面板的分辨率，所以DopingCst的面積不能設(shè)計(jì)足夠大，導(dǎo)致電容量不夠大，仍會(huì)存在Cst電容量不足的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是，如何提高存儲(chǔ)電容的電容量。
[0005]為此目的，本發(fā)明提出了一種陣列基板，包括多個(gè)像素，每個(gè)像素包括發(fā)光區(qū)域和不發(fā)光區(qū)域，
[0006]在所述不發(fā)光區(qū)域中設(shè)置有并聯(lián)的第一電容、第二電容和第三電容，
[0007]其中，所述第一電容、第二電容和第三電容用于存儲(chǔ)所述像素的數(shù)據(jù)線寫入的信號(hào)。
[0008]優(yōu)選地，在所述不發(fā)光區(qū)域設(shè)置有有源層，所述有源層的材料為摻雜半導(dǎo)體；
[0009]在所述有源層之上設(shè)置有柵絕緣層；
[0010]在所述柵絕緣層之上設(shè)置有柵極，
[0011 ] 所述有源層與所述柵極形成所述第一電容。
[0012]優(yōu)選地，在所述柵極之上設(shè)置有間隔層；
[0013]在所述間隔層之上設(shè)置有源漏層，
[0014]所述源漏層與所述柵極形成所述第二電容。
[0015]優(yōu)選地，在所述源漏層之上設(shè)置有平坦層；
[0016]在所述平坦層之上設(shè)置有第一電極，
[0017]所述第一電極與所述源漏層形成所述第三電容。
[0018]優(yōu)選地，在所述柵絕緣層中設(shè)置有第一過孔，在所述間隔層中設(shè)置有第二過孔，所述源漏層通過所述第一過孔和所述第二過孔與所述有源層電連接；
[0019]在所述間隔層中設(shè)置有第三過孔，在所述平坦層中設(shè)置有第四過孔，所述第一電極通過所述第三過孔和所述第四過孔與所述柵極電連接。
[0020]優(yōu)選地，在所述第三過孔和所述第四過孔中設(shè)置有搭接線，所述搭接線分別與所述柵極和所述第一電極電連接，且所述搭接線與所述源漏層相絕緣。
[0021]優(yōu)選地，所述搭接線與所述源漏層處于同一層。
[0022]優(yōu)選地，所述有源層與所述發(fā)光區(qū)域中的有源層處于同一層，
[0023]和/或所述柵絕緣層與所述發(fā)光區(qū)域中的柵絕緣層處于同一層，
[0024]和/或所述柵極與所述發(fā)光區(qū)域中的柵極處于同一層，
[0025]和/或所述間隔層與所述發(fā)光區(qū)域中的間隔層處于同一層，
[0026]和/或所述源漏層與所述發(fā)光區(qū)域中的源漏層處于同一層，
[0027]和/或所述平坦層與所述發(fā)光區(qū)域中的平坦層處于同一層，
[0028]和/或所述第一電極與所述發(fā)光區(qū)域中的第一電極處于同一層。
[0029]本發(fā)明還提出了一種顯示裝置，包括上述任一項(xiàng)所述的陣列基板。
[0030]本發(fā)明還提出了一種陣列基板制作方法，包括:
[0031]形成多個(gè)像素，每個(gè)像素包括發(fā)光區(qū)域和不發(fā)光區(qū)域，
[0032]在所述不發(fā)光區(qū)域中形成有并聯(lián)的第一電容、第二電容和第三電容，
[0033]其中，所述第一電容、第二電容和第三電容用于存儲(chǔ)所述像素的數(shù)據(jù)線寫入的信號(hào)。
[0034]優(yōu)選地，所述形成多個(gè)像素包括:
[0035]在所述不發(fā)光區(qū)域形成有源層，所述有源層的材料為摻雜半導(dǎo)體；
[0036]在所述有源層之上形成柵絕緣層；
[0037]在所述柵絕緣層之上形成柵極，
[0038]所述有源層與所述柵極形成所述第一電容。
[0039]優(yōu)選地，所述形成多個(gè)像素還包括:
[0040]在所述柵極之上形成間隔層；
[0041 ]在所述間隔層之上形成源漏層，
[0042]所述源漏層和所述柵極形成所述第二電容。
[0043]優(yōu)選地，所述形成多個(gè)像素還包括:
[0044]在所述源漏層上形成平坦層；
[0045]在所述平坦層上形成第一電極，
[0046]所述第一電極與所述源漏層形成所述第三電容。
[0047]優(yōu)選地，所述形成多個(gè)像素還包括:
[0048]在所述柵絕緣層中形成第一過孔；
[0049]在所述間隔層中形成第二過孔，
[0050]所述源漏層通過所述第一過孔和所述第二過孔與所述有源層電連接；
[0051]在所述間隔層中形成第三過孔；
[0052]在所述平坦層中形成第四過孔，
[0053]所述第一電極通過所述第三過孔和所述第四過孔與所述柵極電連接。
[0054]優(yōu)選地，所述形成多個(gè)像素還包括:
[0055]在所述第三過孔和所述第四過孔中形成搭接線，所述搭接線分別與所述柵極和所述第一電極電連接，且所述搭接線與所述源漏層相絕緣。
[0056]優(yōu)選地，在形成所述源漏層時(shí)形成所述搭接線。
[0057]優(yōu)選地，在形成所述有源層時(shí)形成所述發(fā)光區(qū)域中的有源層；
[0058]和/或在形成所述柵絕緣層時(shí)形成所述發(fā)光區(qū)域中的柵絕緣層；
[0059]和/或在形成所述柵極時(shí)形成所述發(fā)光區(qū)域的柵極；
[0060]和/或在形成所述間隔層時(shí)形成所述發(fā)光區(qū)域的間隔層；
[0061]和/或在形成所述源漏層時(shí)形成所述發(fā)光區(qū)域的源漏層；
[0062]和/或在形成所述平坦層時(shí)形成所述發(fā)光區(qū)域的平坦層；
[0063]和/或在形成所述第一電極時(shí)形成所述發(fā)光區(qū)域的第一電極。
[0064]根據(jù)上述技術(shù)方案，通過在像素的不發(fā)光區(qū)域設(shè)置三個(gè)并聯(lián)的電容，可以提高對應(yīng)像素的存儲(chǔ)電容Cst，以便將數(shù)據(jù)線寫入的信號(hào)完全存儲(chǔ)下來，保證在TFT關(guān)斷后，仍能顯示正確的灰階，保證了面板的顯示效果。
【附圖說明】
[0065]通過參考附圖會(huì)更加清楚的理解本發(fā)明的特征和優(yōu)點(diǎn)，附圖是示意性的而不應(yīng)理解為對本發(fā)明進(jìn)行任何限制，在附圖中:
[0066]圖1示出了現(xiàn)有技術(shù)中設(shè)置存儲(chǔ)電容的結(jié)構(gòu)示意圖；
[0067]圖2示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的陣列基板的結(jié)構(gòu)示意圖；
[0068]圖3示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)電容的等效電路示意圖；
[0069]圖4示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的形成第一電容的示意流程圖；
[0070]圖5示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的形成第二電容的示意流程圖；
[0071]圖6示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的形成第三電容的示意流程圖。
[0072]附圖標(biāo)號(hào)說明:
[0073]1-有源層；2_柵絕緣層；3-柵極；4_間隔層；5_源漏層；6_平坦層；7_第一電極；8-搭接線；9_緩沖層；10_基底；11_像素界定層；C1-第一電容；C2-第二電容；C3-第三電容。
【具體實(shí)施方式】
[0074]為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點(diǎn)，下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說明的是，在不沖突的情況下，本申請的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0075]在下面的描述中