一種cmos器件中柵極金屬和接觸孔金屬的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，更具體地，涉及一種先進(jìn)CMOS器件中柵極金屬和接觸孔金屬的制備方法。
【背景技術(shù)】
[0002]在45nm技術(shù)節(jié)點(diǎn)及以上的MOS晶體管工藝中，一般都是采用二氧化硅作為柵氧化層，采用多晶硅作為柵極材料。隨著半導(dǎo)體器件幾何尺寸的進(jìn)一步縮小，柵氧化層厚度也隨著減小，這將帶來(lái)越來(lái)越高的柵漏電流。在32nm技術(shù)節(jié)點(diǎn)及以下，已經(jīng)大規(guī)模地采用高K介質(zhì)/金屬柵(HKMG)結(jié)構(gòu)來(lái)代替柵氧化層/多晶硅柵極結(jié)構(gòu)作為解決方案。目前在32nm技術(shù)節(jié)點(diǎn)上，采用HKMG結(jié)構(gòu)后，柵漏電流已降為原來(lái)的十分之一。
[0003]在制作HKMG結(jié)構(gòu)晶體管的工藝方面，存在著兩種集成方案:前柵集成方案(Gate-First)和后柵集成方案(Gate-Last)?，F(xiàn)今已基本采用Gate-Last集成方案，該方案的好處在于消除了金屬柵極受到包括高溫結(jié)退火在內(nèi)的多次熱處理，進(jìn)而引起電學(xué)性能的漂移的影響。Gate-Last又可分為高K介質(zhì)(HK)先做、金屬柵(MG)后做(HK First&MGLast)和HK/MG都后做(HK&MG Last)這兩種方案。
[0004]高K介質(zhì)即介電質(zhì)常數(shù)高的介質(zhì)材料；金屬柵則一般包含功函數(shù)金屬和柵極金屬(或稱為溝槽填充材料)。采用合適的功函數(shù)金屬能夠提供合適的晶體管閾值電壓(Vt)，并且可有效緩解電子迀移率退化；柵極金屬則需要選用與功函數(shù)金屬黏附性好、電阻低的金屬。
[0005]目前的后柵集成方案的工藝步驟通常為:
[0006]I)采用HK+多晶硅工藝制作金屬柵極，然后在上面覆蓋二氧化硅隔離層；
[0007]2)對(duì)二氧化硅隔離層進(jìn)行化學(xué)機(jī)械拋光(CMP)平坦化，直到多晶硅露出，然后通過(guò)濕法刻蝕去除柵極內(nèi)的多晶硅，形成柵極溝槽；
[0008]3)在柵極溝槽內(nèi)分別淀積功函數(shù)金屬和柵極金屬；
[0009]4)CMP柵極溝槽外的柵極金屬和功函數(shù)金屬，然后分別淀積刻蝕阻擋層(一般為SiN或SiCN)和二氧化硅，并進(jìn)行后續(xù)接觸孔的制作。
[0010]采用上述后柵集成方案所制作的器件如圖1所示，圖1是現(xiàn)有的采用HKMG結(jié)構(gòu)并制作接觸孔后的CMOS結(jié)構(gòu)示意圖。該CMOS結(jié)構(gòu)包括形成于半導(dǎo)體襯底層100中的淺溝槽隔離(STI)、源漏注入?yún)^(qū)域(Source、Drain)和源漏區(qū)上導(dǎo)電的金屬娃化物103，以及形成于半導(dǎo)體襯底層之上的HKMG結(jié)構(gòu)、接觸孔；其中HKMG結(jié)構(gòu)包括HK介質(zhì)材料109、MG材料108和107 (包括功函數(shù)金屬108和柵極金屬107)，其側(cè)部具有柵極側(cè)墻106 ;接觸孔填充有接觸孔金屬104，并具有金屬阻擋層105 ;在HKMG結(jié)構(gòu)和接觸孔外覆蓋有二氧化硅隔離層101、102。該CMOS結(jié)構(gòu)包括圖示的PMOS區(qū)域和NMOS區(qū)域。
[0011]在上述的后柵集成方案中，通常需要使用到三道CMP工藝，即開(kāi)多晶硅CMP (Polyopening CMP)、金屬柵極 CMP (Metal gate CMP)和接觸孔金屬 CMP (Contact CMP)。而且，在Metal gate CMP時(shí)還存在如下諸多問(wèn)題:
[0012]I)拋光不夠造成的短路和過(guò)多的過(guò)拋光導(dǎo)致的柵變薄，并造成高的柵電阻帶來(lái)的小工藝窗口；
[0013]2)需要很好的芯片單元(Die)內(nèi)均勻性；
[0014]3)由于柵極(gate)的尺寸很小，CMP引起的缺陷(defect)對(duì)器件良率的影響很大。
[0015]隨著器件集成方案的發(fā)展，柵極的金屬材料也發(fā)生了變化，從傳統(tǒng)的摻雜多晶硅(Poly)變化到適用于28nm?45nm的第一代HKMG使用的金屬鋁(Al)，再變化到適用于28nm以下第二代HKMG使用的金屬鎢(W);而且功函數(shù)金屬通常也使用諸如TiN、TaN等本可以用來(lái)制作擴(kuò)散阻擋層的材料。以上兩點(diǎn)為本發(fā)明提供了改進(jìn)的可能。

【發(fā)明內(nèi)容】

[0016]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種CMOS器件中柵極金屬和接觸孔金屬的制備方法，在制作HKMG結(jié)構(gòu)晶體管的后柵集成方案中，通過(guò)采用刻蝕替代化學(xué)機(jī)械拋光工藝進(jìn)行柵極金屬和接觸孔金屬的制作，可極大地減少傳統(tǒng)工藝對(duì)器件性能的影響，并可實(shí)現(xiàn)柵極金屬和接觸孔金屬的一次性形成。
[0017]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下:
[0018]一種CMOS器件中柵極金屬和接觸孔金屬的制備方法，包括以下步驟:
[0019]步驟SOl:提供一以高K介質(zhì)/多晶硅為柵極的CMOS結(jié)構(gòu)，在所述CMOS結(jié)構(gòu)上覆蓋第一層間介質(zhì)隔離層，并CMP平坦化至多晶硅露出；
[0020]步驟S02:通過(guò)光刻定義出接觸孔的位置，并刻蝕形成接觸孔；去除柵極內(nèi)的多晶硅，形成柵極溝槽；
[0021]步驟S03:在所述柵極溝槽和接觸孔上覆蓋第一金屬作為柵極功函數(shù)金屬及接觸孔擴(kuò)散阻擋層，然后，生長(zhǎng)第二金屬作為柵極金屬及接觸孔金屬；
[0022]步驟S04:對(duì)所述第二金屬進(jìn)行CMP平坦化，采用光刻和刻蝕依次去除不需要的第二金屬和第一金屬，以在柵極溝槽和接觸孔位置上方形成凸起的第二金屬立柱；
[0023]步驟S05:在所述第二金屬立柱上覆蓋刻蝕阻擋層，然后，生長(zhǎng)第二層間介質(zhì)隔離層并進(jìn)行CMP平坦化，將所述第二金屬立柱露出。
[0024]優(yōu)選地，所述第一金屬為T(mén)iN、TiAl.TaN, TiC或TaC。
[0025]優(yōu)選地，所述第一金屬通過(guò)化學(xué)氣相淀積、物理氣相淀積或原子層淀積工藝形成。
[0026]優(yōu)選地，所述第一金屬的厚度為15?25納米。
[0027]優(yōu)選地，所述第二金屬為Al、W、T1、AlCu或TiAl。
[0028]優(yōu)選地，所述第二金屬通過(guò)化學(xué)氣相淀積或物理氣相淀積工藝形成。
[0029]優(yōu)選地，所述刻蝕阻擋層材料為SiN或SiCN。
[0030]優(yōu)選地，所述刻蝕阻擋層通過(guò)化學(xué)氣相淀積或原子層淀積工藝形成。
[0031]優(yōu)選地，所述刻蝕阻擋層的厚度為15?25納米。
[0032]優(yōu)選地，步驟S02中，通過(guò)干法或濕法刻蝕去除柵極內(nèi)的多晶硅。
[0033]本發(fā)明的優(yōu)點(diǎn)在于，本發(fā)明運(yùn)用后柵工藝制備到接觸孔制備的集成方法，通過(guò)采用刻蝕替代CMP工藝進(jìn)行柵極金屬和接觸孔金屬的制作，僅在一些關(guān)鍵步驟和界面上利用CMP工藝進(jìn)行平坦化應(yīng)用，而不參與最終器件的形成，因而減少了其對(duì)器件性能的影響；此外，本發(fā)明采用相同的第一金屬作為柵極功函數(shù)金屬和接觸孔金屬擴(kuò)散阻擋層，以及采用相同的第二金屬作為柵極金屬和接觸孔金屬，可實(shí)現(xiàn)柵極金屬和接觸孔金屬的一次性成型，從而利用此新集成制作方法減少了工藝步驟。
【附圖說(shuō)明】
[0034]圖1是現(xiàn)有的采用HKMG結(jié)構(gòu)并制作接觸孔后的CMOS結(jié)構(gòu)示意圖；
[0035]圖2是本發(fā)明一種CMOS器件中柵極金屬和接觸孔金屬的制備方法的流程圖；
[0036]圖3?圖8是本發(fā)明一較佳實(shí)施例根據(jù)圖2的方法形成器件的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0037]下面結(jié)合附圖，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說(shuō)明。
[0038]需要說(shuō)明的是，在下述的【具體實(shí)施方式】中，在詳述本發(fā)明的實(shí)施方式時(shí)，為了清楚地表示本發(fā)明的結(jié)構(gòu)以便于說(shuō)明，特對(duì)附圖中的結(jié)構(gòu)不依照一般比例繪圖，并進(jìn)行了局部放大、變形及簡(jiǎn)化處理，因此，應(yīng)避免以此作為對(duì)本發(fā)明的限定來(lái)加以理解。
[0039]在以下本發(fā)明的【具體實(shí)施方式】中，請(qǐng)參閱圖2，圖2是本發(fā)明一種CMOS器件中柵極金屬和接觸孔金屬的制備方法的流程圖；同時(shí)，請(qǐng)參閱圖3?圖8，圖3?圖8是本發(fā)明一較佳實(shí)施例根據(jù)圖2的方法形成器件的結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明一種CMOS器件中柵極金屬和接觸孔金屬的制備方法，包括以下步驟:
[0040]如框01所示，步驟SOl:提供一以高K介質(zhì)/多晶硅為柵極的CMOS結(jié)構(gòu)，在所述CMOS結(jié)構(gòu)上覆蓋第一層間介質(zhì)隔離層，并CMP平坦化至多晶硅露出。
[0041]請(qǐng)參閱圖3。首先，采用后柵集成方案(Gate-Last)來(lái)制備一 CMOS結(jié)構(gòu)基底。該CMOS結(jié)構(gòu)基底可包含襯底層100和含有第一層間介質(zhì)隔離層204的柵極層200。所述襯底層100可以采用電子領(lǐng)域中已知的任何類(lèi)型，如體硅、絕緣層上半導(dǎo)體(SOI)、完全耗盡、部分耗盡、FIN型或其他類(lèi)型襯底。亦可采用現(xiàn)有的常規(guī)工藝來(lái)制備所述襯底層100的