半導(dǎo)體結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路的器件特征尺寸不斷地縮小，集成度不斷提高，對(duì)集成電路制造工藝，諸如光刻、刻蝕、沉積、離子注入等工藝的要求更加嚴(yán)格，微小的工藝偏差都會(huì)導(dǎo)致器件性能的變化，進(jìn)而使整體電路偏離設(shè)計(jì)要求。在集成電路制造過(guò)程中，如在襯底上生成半導(dǎo)體器件結(jié)構(gòu)后，需要使用多個(gè)金屬化層將各半導(dǎo)體器件連接在一起形成電路，金屬化層包括互連線和形成在接觸孔內(nèi)的金屬插塞，接觸孔內(nèi)的金屬插塞連接半導(dǎo)體器件，互連線將不同半導(dǎo)體器件上的金屬插塞連接起來(lái)形成電路。
[0003]以MOS晶體管結(jié)構(gòu)為例，在襯底上形成MOS結(jié)構(gòu)后，在MOS晶體管上沉積層間介質(zhì)層(ILD)，覆蓋MOS晶體管的柵極和有源區(qū)(源極或漏極)；然后，在層間介質(zhì)層上形成掩膜層，以所述掩膜層為掩膜刻蝕所述層間介質(zhì)層，在所述MOS晶體管的柵極或有源區(qū)表面形成接觸孔，再在所述接觸孔內(nèi)沉積金屬材料，形成金屬插塞。隨著工藝節(jié)點(diǎn)的減小，一般采用自對(duì)準(zhǔn)工藝形成所述接觸孔。
[0004]為了進(jìn)一步提高電路的集成度，減小接觸孔所占用的面積，在集成電路中，對(duì)與柵極及有源區(qū)需要連接相同互連線的晶體管，會(huì)采用自對(duì)準(zhǔn)工藝形成同時(shí)位于柵極和有源區(qū)表面的共享接觸孔。
[0005]但是在現(xiàn)有技術(shù)中形成的接觸孔內(nèi)形成的金屬插塞與相鄰晶體管的柵極之間會(huì)產(chǎn)生漏電流等問(wèn)題，所以所述共享接觸孔的形成方法有待進(jìn)一步的優(yōu)化。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，避免接觸孔內(nèi)形成的金屬插塞與相鄰晶體管的柵極之間產(chǎn)生漏電流等問(wèn)題。
[0007]為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有:相鄰的第一柵極和第二柵極，所述第一柵極與半導(dǎo)體襯底之間具有第一柵介質(zhì)層，第二柵極和半導(dǎo)體襯底之間具有第二柵介質(zhì)層，所述第一柵極和第二柵極之間的半導(dǎo)體襯底內(nèi)具有第一源漏區(qū)；在所述半導(dǎo)體襯底上形成第一介質(zhì)層，所述第一介質(zhì)層的表面與第一柵極、第二柵極的表面齊平；在所述第一介質(zhì)層、第一柵極和第二介質(zhì)層表面形成第三介質(zhì)層；在所述第三介質(zhì)層和第一介質(zhì)層內(nèi)形成第一接觸孔，所述第一接觸孔暴露出第一柵極表面以及第一源漏區(qū)表面。
[0008]可選的，還包括:對(duì)所述第二柵極進(jìn)行第一刻蝕之后、形成所述第二介質(zhì)層之前，對(duì)第一柵極進(jìn)行第二刻蝕，去除部分厚度的第一柵極，使刻蝕后的第一柵極的表面低于第一介質(zhì)層的表面。
[0009]可選的，所述第二刻蝕去除的第一柵極的厚度小于5nm。
[0010]可選的，還包括:對(duì)第一柵極進(jìn)行第二刻蝕的同時(shí)，對(duì)第二柵極進(jìn)行所述第二刻蝕。
[0011]可選的，所述第一刻蝕去除的第二柵極的厚度為1nm?30nm。
[0012]可選的，所述第一介質(zhì)層的材料與第三介質(zhì)層的材料相同。
[0013]可選的，所述第一介質(zhì)層的材料至少包括氧化硅、碳氧化硅或碳氮氧化硅中的一種，第三介質(zhì)層的材料至少包括氧化硅、碳氧化硅或碳氮氧化硅中的一種。
[0014]可選的，進(jìn)行第一刻蝕的方法包括:在第一柵極表面形成第一掩膜層并暴露出第二柵極的頂面；采用濕法或干法刻蝕工藝刻蝕所述第二柵極，使所述第二柵極的厚度下降；去除所述第一掩膜層。
[0015]可選的，所述半導(dǎo)體襯底上還具有若干第二柵極，相鄰第二柵極之間的半導(dǎo)體襯底內(nèi)具有第二源漏區(qū)，在形成所述第一接觸孔的同時(shí)，在第三介質(zhì)層和第一介質(zhì)層內(nèi)形成第二接觸孔，所述第二接觸孔暴露出第二源漏區(qū)的表面。
[0016]可選的，刻蝕所述第三介質(zhì)層、第一介質(zhì)層，形成第一接觸孔和第二接觸孔的方法包括:在所述第三介質(zhì)層表面形成第二掩膜層，所述第二掩膜層具有第一開口和第二開口，所述第一開口暴露出部分第一柵極頂部表面的第三介質(zhì)層和位于所述第一柵極一側(cè)的第一源漏區(qū)上方的第三介質(zhì)層，所述第二開口暴露出第二源漏區(qū)上方的第三介質(zhì)層；沿所述第一開口和第二開口依次刻蝕第三介質(zhì)層和第一介質(zhì)層，暴露出第一柵極的頂部表面、第一源漏區(qū)的表面和第二源漏區(qū)的表面，形成第一接觸孔和第二接觸孔。
[0017]可選的，所述第二掩膜層的形成方法包括:在所述第三介質(zhì)層表面形成第二掩膜材料層；刻蝕所述第二掩膜材料層，在所述第二掩膜材料層內(nèi)形成若干第二開口，所述第二開口位于第一源漏區(qū)和第二源漏區(qū)上方，且所述第二開口寬度大于相鄰第一柵極或第二柵極之間的間距；再刻蝕所述第二掩膜材料層，使第一源漏區(qū)上方的第二開口寬度變大，形成第一開口，所述部分第一開口位于第一柵極上方。
[0018]可選的，所述第二介質(zhì)層的材料至少包括氮化硅、氧化硅、碳氧化硅或碳氮氧化硅中的一種。
[0019]可選的，所述第一柵極側(cè)壁表面還形成有第一側(cè)墻，所述第二柵極側(cè)壁表面還形成有第二側(cè)墻。
[0020]可選的，第一接觸孔還暴露出部分第一側(cè)墻表面，第二接觸孔還暴露出部分第二側(cè)墻表面。
[0021]根據(jù)權(quán)利要求13所述的接觸孔的形成方法，其特征在于，所述第一側(cè)墻的材料為氮化硅、第二側(cè)墻的材料為氮化硅。
[0022]可選的，還包括:在所述第一接觸孔內(nèi)填充金屬材料形成第一金屬插塞，在第二接觸孔內(nèi)填充金屬材料形成第二金屬插塞。
[0023]可選的，所述第一金屬插塞包括:位于第一接觸孔內(nèi)壁表面的第一阻擋層和位于所述第一阻擋層表面的填充滿所述第一接觸孔的第一金屬層；所述第二金屬插塞包括:位于第二接觸孔內(nèi)壁表面的第二阻擋層和位于所述第二阻擋層表面的填充滿所述第二接觸孔的第二金屬層。
[0024]可選的，所述第一阻擋層的材料至少包括TiN、TaN、Ti或Ta中的一種、第二阻擋層的材料至少包括TiN、TaN, Ti或Ta中的一種。
[0025]可選的，所述第一金屬層的材料至少包括Al、W、Cu或Au中的一種，第二金屬層的材料至少包括Al、W、Cu或Au中的一種。
[0026]為解決上述問(wèn)題，本發(fā)明的技術(shù)方案還提供一種采用上述方法形成的半導(dǎo)體結(jié)構(gòu)，其特征在于，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有:相鄰的第一柵極和第二柵極，所述第一柵極與半導(dǎo)體襯底之間具有第一柵介質(zhì)層，第二柵極和半導(dǎo)體襯底之間具有第二柵介質(zhì)層，所述第一柵極和第二柵極之間的半導(dǎo)體襯底內(nèi)具有第一源漏區(qū)；位于所述半導(dǎo)體襯底上的第一介質(zhì)層，所述第一介質(zhì)層的表面與第一柵極、第二柵極的表面齊平；位于第二柵極頂部表面的第二介質(zhì)層，所述第二介質(zhì)層的表面與第一介質(zhì)層的表面齊平；位于所述第一介質(zhì)層、第一柵極和第二介質(zhì)層表面的第三介質(zhì)層；貫穿所述第三介質(zhì)層、第一介質(zhì)層的第一接觸孔，所述第一接觸孔暴露出第一柵極表面以及第一源漏區(qū)表面。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0028]本發(fā)明的技術(shù)方案中，所述半導(dǎo)體襯底上形成有表面齊平的第一柵極、第二柵極和第一介質(zhì)層，所述半導(dǎo)體襯底內(nèi)還具有位于第一柵極和第二柵極之間的第一源漏區(qū)；對(duì)第二柵極進(jìn)行第一刻蝕，使所述第二柵極的表面低于第一柵極的表面，并且在所述刻蝕后的第二柵極表面形成第二介質(zhì)層，所述第二介質(zhì)層的表面與第一介質(zhì)層的表面齊平，再在所述第一介質(zhì)層表面形成第三介質(zhì)層，通過(guò)刻蝕所述第三介質(zhì)層和第一介質(zhì)層形成第一接觸孔，所述第一接觸孔暴露出第一柵極表面和第一源漏區(qū)表面。由于所述第二柵極表面低于第一介質(zhì)層的表面，提高了位于第三介質(zhì)層內(nèi)的第一接觸孔與第二柵極表面之間的距離，從而提高了后續(xù)在第一接觸孔內(nèi)形成的第一金屬插塞與所述第二柵極表面之間的距離，從而避免所述第一金屬插塞與第二柵極之間發(fā)生電擊穿而產(chǎn)生漏電流等問(wèn)題。并且，所述第二柵極表面還形成有第二介質(zhì)層，作為所述第二金屬插塞和第二柵極之間的隔離結(jié)構(gòu)，從而可以進(jìn)一步提高所述半導(dǎo)體結(jié)構(gòu)的可靠性。
[0029]進(jìn)一步的，所述第一刻蝕去除的第二柵極的厚度為1nm?30nm，即所述刻蝕后的第二柵極的頂部表面與第一柵極和第一介質(zhì)層的表面之間的高度差的范圍為1nm?30nm，所述高度差可以確保后續(xù)形成的第一金屬插塞和第二金屬插塞與第二柵極表面具有足夠的距離，避免產(chǎn)生漏電流等問(wèn)題。
[0030]進(jìn)一步的，還可以對(duì)第一柵極進(jìn)行第二刻蝕，去除部分厚度的第一柵極，使被刻蝕后的第一柵極的表面低于第一介質(zhì)層的表面，然后再形成所述第二介質(zhì)層。由于所述第一柵極的表面低于第一介質(zhì)層的表面，所以，在對(duì)第二介質(zhì)材料層進(jìn)行平坦化形成第二介質(zhì)層的過(guò)程中，可以避免對(duì)第一柵極的表面造成損傷，從而后續(xù)在所述第一柵極表面形成第一金屬插塞時(shí)，所述第一金屬插塞與第一柵極表面的界面質(zhì)量較好，可以降低所述第一柵極表面與第一金屬插塞之間的接觸電阻，從而提高最終形成的器件性能。所述第二刻蝕去除的第一柵極的厚度小于5nm，所述第二刻蝕去除的第一柵極的厚度較小，確保被第二刻蝕之后的第一柵極與第二柵極之間還保持一定的高度差。
【附圖說(shuō)明】
[0031]圖1是本發(fā)明的一個(gè)實(shí)施例中的半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0032]圖2至圖10是本發(fā)明的另一個(gè)實(shí)施例中的半導(dǎo)體結(jié)構(gòu)的形成過(guò)程的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0033]如【背景技術(shù)】中所述，現(xiàn)有技術(shù)形成