具有全環(huán)式接觸件的FinFET的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及FinFET晶體管。
【背景技術(shù)】
[0002] 晶體管通常包括用于形成源極區(qū)和漏極區(qū)的半導(dǎo)體區(qū)。金屬接觸插塞和半導(dǎo)體區(qū) 之間的接觸電阻較高。因此，在半導(dǎo)體區(qū)（諸如，硅區(qū)、鍺區(qū)以及硅鍺區(qū)）的表面上形成金 屬硅化物以降低接觸電阻。形成與硅化物區(qū)接觸的接觸插塞，并且接觸插塞和硅化物區(qū)之 間的接觸電阻較低。
[0003] 典型的硅化工藝包括：在半導(dǎo)體區(qū)的表面上形成金屬層，然后實(shí)施退火，從而使金 屬層與半導(dǎo)體區(qū)反應(yīng)以形成硅化物區(qū)。在反應(yīng)之后，可以保持金屬層的上部未發(fā)生反應(yīng)。然 后，實(shí)施蝕刻步驟以去除金屬層的未反應(yīng)部分。然后，形成與硅化物區(qū)接觸的接觸插塞。
[0004] 隨著集成電路的尺寸持續(xù)減小，硅化物區(qū)變小，因此接觸插塞和硅化物區(qū)之間的 接觸也變得越來(lái)越小。因此，電接觸件的接觸電阻變得越來(lái)越高。例如，在鰭式場(chǎng)效應(yīng)晶體 管（FinFET)中，鰭非常狹窄，造成接觸插塞和鰭之間的接觸面積非常小。因此，對(duì)于FinFET 的源極區(qū)和漏極區(qū)的接觸電阻成為越來(lái)越嚴(yán)重的問(wèn)題。

【發(fā)明內(nèi)容】

[0005] 根據(jù)本發(fā)明的一個(gè)方面，提供了一種集成電路結(jié)構(gòu)，包括：半導(dǎo)體襯底；半導(dǎo)體 鰭，位于半導(dǎo)體襯底上方；柵疊件，位于半導(dǎo)體鰭的頂面和側(cè)壁上；源極/漏極區(qū)，位于柵疊 件的側(cè)面；以及接觸插塞，環(huán)繞源極/漏極區(qū)的第一部分。
[0006] 優(yōu)選地，該源極/漏極區(qū)還包括：被接觸插塞覆蓋的第二部分。
[0007] 優(yōu)選地，源極/漏極區(qū)的第一部分和第二部分均包括硅鍺。
[0008] 優(yōu)選地，源極/漏極區(qū)的第一部分包括硅鍺，而源極/漏極區(qū)的第二部分包括硅， 并且源極/漏極區(qū)的第二部分不含鍺。
[0009] 優(yōu)選地，源極/漏極區(qū)的第二部分通過(guò)接觸插塞與源極/漏極區(qū)的第一部分物理 分離。
[0010] 優(yōu)選地，該集成電路結(jié)構(gòu)還包括：延伸至半導(dǎo)體襯底內(nèi)的絕緣區(qū)，其中，源極/漏 極區(qū)的第二部分位于絕緣區(qū)的頂面上方。
[0011] 優(yōu)選地，該集成電路結(jié)構(gòu)還包括：環(huán)繞源極/漏極區(qū)的第一部分的硅化物區(qū)。
[0012] 根據(jù)本發(fā)明的另一方面，提供了一種集成電路結(jié)構(gòu)，包括：半導(dǎo)體襯底；絕緣區(qū)， 延伸至半導(dǎo)體襯底內(nèi)，其中，絕緣區(qū)包括第一頂面和低于第一頂面的第二頂面；半導(dǎo)體鰭， 位于絕緣區(qū)的第一頂面上方；柵疊件，位于半導(dǎo)體鰭的頂面和側(cè)壁上；以及源極/漏極區(qū)， 位于柵疊件的側(cè)面，其中，源極/漏極區(qū)包括：第一部分，具有基本上彼此平行的相對(duì)側(cè)壁， 其中，第一部分低于絕緣區(qū)的第一頂面而高于絕緣區(qū)的第二頂面；和第二部分，位于第一部 分上方，其中，第二部分與第一部分物理分離。
[0013] 優(yōu)選地，該集成電路結(jié)構(gòu)還包括：接觸插塞，其中，接觸插塞的一部分將源極/漏 極區(qū)的第一部分與第二部分彼此物理分隔開。
[0014] 優(yōu)選地，該集成電路結(jié)構(gòu)還包括：硅化物區(qū)，硅化物區(qū)包括：第一部分，與源極/漏 極區(qū)的第一部分的頂面和相對(duì)側(cè)壁接觸；以及第二部分，環(huán)繞源極/漏極區(qū)的第二部分。
[0015] 優(yōu)選地，絕緣區(qū)包括位于半導(dǎo)體鰭的相對(duì)兩側(cè)的第一部分，其中，絕緣區(qū)的第一部 分具有第一頂面。
[0016] 優(yōu)選地，絕緣區(qū)包括位于源極/漏極區(qū)的相對(duì)兩側(cè)的第二部分，其中，絕緣區(qū)的第 二部分具有第二頂面。
[0017] 優(yōu)選地，源極/漏極區(qū)的第二部分比源極/漏極區(qū)的第一部分更寬。
[0018] 優(yōu)選地，源極/漏極區(qū)的第二部分包括小晶面。
[0019] 根據(jù)本發(fā)明的另一方面，提供了一種方法，包括：形成半導(dǎo)體鰭，其中，半導(dǎo)體鰭位 于絕緣區(qū)的頂面上方，其中，絕緣區(qū)位于半導(dǎo)體鰭的相對(duì)兩側(cè)；在半導(dǎo)體鰭的中間部分的頂 面和側(cè)壁上形成柵疊件；蝕刻半導(dǎo)體鰭的端部以形成凹槽，其中，凹槽在絕緣區(qū)的相對(duì)部分 之間延伸；實(shí)施外延以生長(zhǎng)外延半導(dǎo)體區(qū)，其中，外延半導(dǎo)體區(qū)的下部位于凹槽中；在外延 之后，蝕刻絕緣區(qū)；以及在蝕刻絕緣區(qū)之后，實(shí)施蝕刻步驟以至少將外延半導(dǎo)體區(qū)的上部與 下面的半導(dǎo)體區(qū)物理分隔開。
[0020] 優(yōu)選地，該方法還包括：在蝕刻步驟之后，形成接觸插塞，其中，接觸插塞的一部分 環(huán)繞外延半導(dǎo)體區(qū)的上部。
[0021] 優(yōu)選地，該外延包括：在凹槽中外延生長(zhǎng)第一半導(dǎo)體材料；在第一半導(dǎo)體材料上 方外延生長(zhǎng)第二半導(dǎo)體材料；以及在第二半導(dǎo)體材料上方外延生長(zhǎng)第三半導(dǎo)體材料，其中， 第二半導(dǎo)體材料與第一半導(dǎo)體材料和第三半導(dǎo)體材料不同，并且在蝕刻步驟中，去除第二 半導(dǎo)體材料以使第一半導(dǎo)體材料和第二半導(dǎo)體材料彼此分隔開。
[0022] 優(yōu)選地，該外延包括：在凹槽中外延生長(zhǎng)第一半導(dǎo)體材料；在第一半導(dǎo)體材料上 方外延生長(zhǎng)第二半導(dǎo)體材料，其中，第一半導(dǎo)體材料與第二半導(dǎo)體材料不同；在蝕刻絕緣區(qū) 之后，實(shí)施氧化以氧化第一半導(dǎo)體材料與第二半導(dǎo)體材料之間的界面區(qū)，其中，第一半導(dǎo)體 材料和第二半導(dǎo)體材料均包括在氧化之后剩余的部分；以及去除通過(guò)氧化產(chǎn)生的氧化物區(qū) 以將第一半導(dǎo)體材料的剩余部分與第二半導(dǎo)體材料的剩余部分分隔開。
[0023] 優(yōu)選地，該外延包括：在凹槽中外延生長(zhǎng)半導(dǎo)體材料，其中，半導(dǎo)體材料與下面的 半導(dǎo)體襯底的半導(dǎo)體材料不同，并且在蝕刻步驟之后，暴露出半導(dǎo)體襯底中位于絕緣區(qū)之 間的一部分；以及在蝕刻絕緣區(qū)之后，使用蝕刻劑實(shí)施蝕刻步驟，蝕刻劑蝕刻半導(dǎo)體襯底的 蝕刻速率比蝕刻半導(dǎo)體材料的蝕刻速率更高，其中，蝕穿半導(dǎo)體襯底的一部分。
[0024] 優(yōu)選地，該方法還包括：在蝕刻步驟之后，形成環(huán)繞外延半導(dǎo)體區(qū)的上部的硅化物 區(qū)。
【附圖說(shuō)明】
[0025]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可以最佳理解本發(fā)明的方面。應(yīng)該注意， 根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的論述，各個(gè)部件的尺 寸可以任意地增大或減小。
[0026]圖1至圖12C是根據(jù)一些示例性實(shí)施例的制造鰭式場(chǎng)效應(yīng)晶體管（FinFET)的中 間階段的截面圖和立體圖；
[0027] 圖13至圖14是根據(jù)可選實(shí)施例的FinFET的截面圖；
[0028] 圖15至圖18是根據(jù)一些可選實(shí)施例的制造FinFET的中間階段的截面圖；以及
[0029] 圖19至圖22是根據(jù)又一些可選實(shí)施例的制造FinFET的中間階段的截面圖。
【具體實(shí)施方式】
[0030] 以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗?。下?描述了部件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā) 明。例如，在以下說(shuō)明書中，在第二部件上方或者上形成第一部件可以包括第一部件和第二 部件以直接接觸的方式形成的實(shí)施例，且也可以包括在第一部件和第二部件之間可以形成 額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可以在 各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，并且其本身并 不指示所論述的各個(gè)實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。
[0031] 另外，為了便于描述，本文中可以使用諸如"在…之下"、"在…下方"、"下"、"在… 之上"、"上"等的空間相對(duì)術(shù)語(yǔ)，以描述如圖中所示的一個(gè)元件或部件與另一個(gè)（另一些） 元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中 的不同方位。裝置可以以其他方式定向（旋轉(zhuǎn)90度或在其他方位上），并且本文中使用的 空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。
[0032] 根據(jù)各個(gè)示例性實(shí)施例，提供了鰭式場(chǎng)效應(yīng)晶體管（FinFET)及其形成方法。示出 了形成FinFET的中間階段。還示出了形成相對(duì)于FinFET的接觸件的中間階段。論述了實(shí) 施例的變化。在各個(gè)視圖和說(shuō)明性實(shí)施例中，類似的參考標(biāo)號(hào)用于標(biāo)示類似的元件。
[0033] 圖1至圖12C是根據(jù)一些示例性實(shí)施例的在制造FinFET和相應(yīng)的接觸件的中間 階段的截面圖和立體圖。圖1示出了初始結(jié)構(gòu)的立體圖。初始結(jié)構(gòu)包括晶圓100,晶圓100 進(jìn)一步包括襯底20。襯底20可以是半導(dǎo)體襯底，半導(dǎo)體襯底可以進(jìn)一步為娃襯底、娃錯(cuò)襯 底或由其他半導(dǎo)體材料形成的襯底。襯底20可以摻雜有p型或n型雜質(zhì)?？梢孕纬蓮囊r 底20的頂面延伸至襯底20內(nèi)的隔離區(qū)22 (諸如，淺溝槽隔離（STI)區(qū)），其中襯底20的頂 面是晶圓100的主要表