半導(dǎo)體結(jié)構(gòu)及其制造方法
【專利說明】
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本發(fā)明涉及以下共同轉(zhuǎn)讓的專利申請(qǐng)，其全部內(nèi)容結(jié)合于此作為參考：2014年3 月 21 日提交的標(biāo)題為 "Semiconductor Structure and Method Making the Same" 的第 14/222/295 號(hào)（代理人卷號(hào) TSMC2013-1809/24061. 2750)美國專利申請(qǐng)。
技術(shù)領(lǐng)域
[0003] 本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及半導(dǎo)體結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0004] 半導(dǎo)體集成電路（IC)工業(yè)經(jīng)歷了快速發(fā)展。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步產(chǎn)生了多 代1C，其中，每代IC都具有比前一代IC更小和更復(fù)雜的電路。然而，這些進(jìn)步增加了處理 和制造 IC的復(fù)雜度，并且為了實(shí)現(xiàn)這些進(jìn)步，需要IC處理和制造過程中的類似的發(fā)展。
[0005] 在IC演進(jìn)的過程中，在幾何尺寸（即，可以使用制造工藝創(chuàng)建的最小組件或線） 減小的同時(shí)，功能密度（即，單位芯片面積上的互連器件的數(shù)量）普遍增加。該按比例縮小 的工藝通常通過提高生產(chǎn)效率以及降低相關(guān)成本提供益處。這種按比例縮小還產(chǎn)生了相對(duì) 較高的功耗值，這可以通過使用諸如互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)器件的低功耗器件來 解決。CMOS器件通常形成有導(dǎo)電部件、蝕刻停止層、密封層和/或勢(shì)壘層。期望當(dāng)部件尺寸 不斷減小時(shí)降低電阻并改善器件性能。因此，期望具有用于半導(dǎo)體器件中的密封層的改進(jìn) 的方法和結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0006] 為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種形成半導(dǎo) 體結(jié)構(gòu)的方法，包括：提供襯底和在所述襯底上方形成有導(dǎo)電部件；在所述導(dǎo)電部件上方 形成低k介電層；形成與所述導(dǎo)電部件對(duì)準(zhǔn)的接觸溝槽；以及選擇性地生長密封層，其中， 所述密封層是形成在所述接觸溝槽的側(cè)壁上的單分子層。
[0007] 在該方法中，使用選自由原子層沉積和化學(xué)汽相沉積所組成的組的方法選擇性地 生長所述密封層。
[0008] 在該方法中，將沉積壓力控制在約10托到約60托的范圍內(nèi)。
[0009] 在該方法中，沉積溫度在約200°C到約450°C的范圍內(nèi)。
[0010] 在該方法中，使用含Si前體R-SiC13通過以下反應(yīng)來選擇性地生長所述密封層： R-SiCl3+Si-OH - Si-0-SiR+HCl，其中，R 是烷基鏈。
[0011] 在該方法中，所述含Si前體包括十八烷基三氯硅烷CH3(CH2) 17SiCl3。
[0012] 在該方法中，所述含Si前體的流速在約200sccm到約2000sccm的范圍內(nèi)。
[0013] 在該方法中，所述密封層與所述接觸溝槽的側(cè)壁自對(duì)準(zhǔn)，以及其中，所述密封層包 括：親水側(cè)面，由所述含Si前體的親水基團(tuán)和所述接觸溝槽的側(cè)壁上的-OH基團(tuán)之間的反 應(yīng)形成，所述親水側(cè)面與所述低k介電層直接接觸，以及疏水側(cè)面，背對(duì)所述接觸溝槽的側(cè) 壁。
[0014] 該方法進(jìn)一步包括：在所述導(dǎo)電部件和蝕刻停止層之間形成覆蓋層，所述覆蓋層 與所述導(dǎo)電部件的頂面自對(duì)準(zhǔn)。
[0015] 該方法進(jìn)一步包括：在所述低k介電層和所述導(dǎo)電部件之間形成蝕刻停止層。
[0016] 該方法進(jìn)一步包括：形成與所述密封層和所述接觸溝槽的底部共形的勢(shì)壘層。
[0017] 根據(jù)本發(fā)明的另一方面，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括：提供襯底和在 所述襯底上方形成有導(dǎo)電部件；在所述導(dǎo)電部件上方形成蝕刻停止層；在所述蝕刻停止層 上方形成低k介電層；蝕刻所述低k介電層和所述蝕刻停止層以在所述低k介電層中形成 與所述導(dǎo)電部件對(duì)準(zhǔn)的接觸溝槽；以及使用含Si前體形成含Si密封層，其中，所述密封層 與所述接觸溝槽的側(cè)壁表面自對(duì)準(zhǔn)且共形。
[0018] 在該方法中，所述含Si密封層由所述含Si前體與所述接觸溝槽的側(cè)壁表面上 的-OH基團(tuán)之間的反應(yīng)形成，以及其中，所述含Si密封層是自組裝單分子層。
[0019] 該方法進(jìn)一步包括：在所述導(dǎo)電部件和所述蝕刻停止層之間形成覆蓋層，其中，蝕 刻所述蝕刻停止層停止于所述覆蓋層的頂面處。
[0020] 根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括：半導(dǎo)體襯底和形成在所述 襯底上方的導(dǎo)電部件；蝕刻停止層，形成在所述導(dǎo)電部件上方；低k介電層，形成在所述蝕 刻停止層上方；接觸溝槽，形成為穿過所述低k介電層和所述蝕刻停止層；以及自組裝密封 層，形成在所述接觸溝槽的側(cè)壁上，其中，所述自組裝密封層是單分子層。
[0021] 在該半導(dǎo)體結(jié)構(gòu)中，所述自組裝密封層包括：親水側(cè)面，所述親水側(cè)面與所述低k 介電層自對(duì)準(zhǔn)且直接接觸，以及疏水側(cè)面，背對(duì)所述接觸溝槽的側(cè)壁。
[0022] 在該半導(dǎo)體結(jié)構(gòu)中，所述自組裝密封層是厚度在約到約5?Α的范圍內(nèi)的自組 裝含Si密封層。
[0023] 在該半導(dǎo)體結(jié)構(gòu)中，所述自組裝含Si密封層具有以下組分：在約10 %到約20 %的 范圍內(nèi)的Si、在約20%到約40%的范圍內(nèi)的0以及在約40%到約70%的范圍內(nèi)的C。
[0024] 該半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括：覆蓋層，形成在所述導(dǎo)電部件和所述蝕刻停止層之間， 其中，所述覆蓋層與所述導(dǎo)電部件的頂面自對(duì)準(zhǔn)，以及所述接觸溝槽暴露所述覆蓋層的頂 面。
[0025] 該半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括：勢(shì)壘層，形成在所述自組裝密封層上方，其中，所述勢(shì) 壘層與所述自組裝密封層和所述接觸溝槽的底部共形。
【附圖說明】
[0026] 當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，通過以下詳細(xì)描述可以更好滴理解本發(fā)明的各方面。應(yīng) 該注意的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪出。事實(shí)上，為了清楚的討論，各 個(gè)部件的尺寸可以任意地增大或減小。
[0027] 圖1至圖4是根據(jù)一些實(shí)施例示出處于各個(gè)制造步驟的包括密封層的半導(dǎo)體結(jié)構(gòu) 的示意性截面?zhèn)纫晥D。
[0028] 圖5是根據(jù)一些實(shí)施例示出包括密封層和覆蓋層的半導(dǎo)體結(jié)構(gòu)的示意性截面?zhèn)?視圖。
[0029] 圖6是根據(jù)一些實(shí)施例示出用于形成包括密封層的半導(dǎo)體結(jié)構(gòu)的示例性方法的 流程圖。
【具體實(shí)施方式】
[0030] 以下公開內(nèi)容提供了許多用于實(shí)施所提供的主題的不同特征的不同實(shí)施例或?qū)?例。下面描述了組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，并不旨在限 制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接觸 的方式形成第一部件和第二部件的實(shí)施例，并且還可以包括在第一部件和第二部件之間可 以形成額外的部件，使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在 各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡明和清楚，而且其本身沒有規(guī)定所 討論的各個(gè)實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。
[0031] 而且，為了便于描述，諸如"在…下方"、"在…下面"、"下"、"在…之上"、"上"等空 間相對(duì)術(shù)語在本文中可以用于描述如圖所示的一個(gè)元件或部件與另一個(gè)（或另一些）元件 或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作過程中 的不同方位。裝置可以以其他方