一種超結(jié)終端的vdmos結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種超結(jié)終端的VDMOS結(jié)構(gòu)。
【背景技術(shù)】
[0002]VDMOS (垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)廣泛應(yīng)用于電力電子系統(tǒng)中，在理想的關(guān)態(tài)情況下，能夠承受很高的電壓，導(dǎo)通時(shí)具有較小的壓降，較大的電流密度，且開(kāi)關(guān)速度快，開(kāi)關(guān)損耗小。然而，在實(shí)際上往往不能達(dá)到理想的性能。在高壓應(yīng)用領(lǐng)域內(nèi)，傳統(tǒng)的VDMOS需要增加漂移區(qū)的厚度和降低外延層的摻雜濃度來(lái)提高擊穿電壓，這勢(shì)必會(huì)增大器件的導(dǎo)通電阻，增加功耗。超結(jié)概念是以關(guān)態(tài)時(shí)達(dá)到電荷平衡為基礎(chǔ)，采用交疊的P型半導(dǎo)體柱和N型半導(dǎo)體柱組成器件的漂移區(qū)。因此，超結(jié)的阻斷能力對(duì)P型半導(dǎo)體柱和N型半導(dǎo)體柱間電荷的不平衡非常敏感，這給器件制造帶來(lái)了很大的挑戰(zhàn)和風(fēng)險(xiǎn)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于解決VDMOS的擊穿電壓與導(dǎo)通電阻之間的矛盾，在保證高耐壓的同時(shí)具有低的導(dǎo)通電阻，同時(shí)減小芯片的面積，提出了一種特殊超結(jié)終端的VDMOS結(jié)構(gòu)。本發(fā)明針對(duì)上述問(wèn)題，提出了一種特殊超結(jié)終端的VDMOS結(jié)構(gòu)，終端區(qū)沿其寬度和長(zhǎng)度方向均設(shè)置有交替排列的P型半導(dǎo)體柱和N型半導(dǎo)體柱，能夠更好地達(dá)到電荷平衡，既解決了擊穿電壓和導(dǎo)通電阻之間的矛盾，又減小了終端區(qū)所占面積，提高電流的處理能力，降低了成本。
[0004]本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:一種超結(jié)終端的VDMOS結(jié)構(gòu)，包括硅襯底和設(shè)置在硅襯底上的漂移區(qū)；所述的漂移區(qū)包括有源區(qū)和圍繞在有源區(qū)四周區(qū)域的終端區(qū)；所述的有源區(qū)上設(shè)置有阱區(qū)和源區(qū)，所述終端區(qū)沿其寬度和長(zhǎng)度方向均設(shè)置有交替排列的P型半導(dǎo)體柱和N型半導(dǎo)體柱；硅襯底上表面的有源區(qū)設(shè)置有柵極G和源極S，硅襯底下表面設(shè)置有漏極D。
[0005]進(jìn)一步地，所述的硅襯底為N+硅襯底，所述漂移區(qū)為N-漂移區(qū)，所述阱區(qū)為P-阱區(qū)，所述的源區(qū)為N+源區(qū)。
[0006]作為上述方案的替代，所述的硅襯底為P型硅襯底，所述漂移區(qū)為P型漂移區(qū)，所述阱區(qū)為N-阱區(qū)，所述的源區(qū)為P+源區(qū)。
[0007]進(jìn)一步地，所述的有源區(qū)為平面結(jié)構(gòu)、溝槽結(jié)構(gòu)或超結(jié)結(jié)構(gòu)。
[0008]作為優(yōu)選，所述終端區(qū)的P型半導(dǎo)體柱和N型半導(dǎo)體柱深度等于漂移區(qū)的厚度。
[0009]有益效果:本發(fā)明采用超結(jié)結(jié)構(gòu)能夠協(xié)調(diào)好擊穿電壓和導(dǎo)通電阻之間的關(guān)系，P型半導(dǎo)體柱和N型半導(dǎo)體柱在終端區(qū)的寬度和長(zhǎng)度方向交替排列，能夠更好的達(dá)到電荷的平衡，提高耐壓，減小導(dǎo)通電阻，減小終端區(qū)的面積，進(jìn)一步的減小芯片面積，降低成本。
【附圖說(shuō)明】
[0010]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。[0011 ]圖1是本發(fā)明超結(jié)終端VDMOS結(jié)構(gòu)俯視圖；
[0012]圖2是本發(fā)明超結(jié)終端VDMOS結(jié)構(gòu)剖面圖。
[0013]其中:1.有源區(qū)，2.終端區(qū)，21.P型半導(dǎo)體柱，22.N型半導(dǎo)體柱，3.硅襯底，4.漂移區(qū)，5.阱區(qū)，6.源區(qū)。
【具體實(shí)施方式】
[0014]為使本發(fā)明的目的、技術(shù)方案更加清楚明白，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明做進(jìn)一步的描述。
[0015]實(shí)施例1
[0016]如圖1所示，本發(fā)明VDMOS結(jié)構(gòu)分為有源區(qū)I和終端區(qū)2兩部分，終端區(qū)2圍繞在有源區(qū)I四周，其中有源區(qū)I可以是平面結(jié)構(gòu)、溝槽結(jié)構(gòu)或者超結(jié)結(jié)構(gòu)。本發(fā)明的終端區(qū)2設(shè)有P型半導(dǎo)體柱21和N型半導(dǎo)體柱22，其中P型半導(dǎo)體柱21和N型半導(dǎo)體柱22不僅在終端區(qū)2寬度方向交替排列，在終端區(qū)2長(zhǎng)度方向也交替排列。
[0017]本實(shí)施例有源區(qū)I以超結(jié)結(jié)構(gòu)為例，如圖2所示，為本發(fā)明的剖面結(jié)構(gòu)，其結(jié)構(gòu)是在N+硅襯底上生長(zhǎng)輕摻雜的N-漂移區(qū)，通過(guò)光刻刻蝕工藝在終端區(qū)2和有源區(qū)I挖出溝槽，用填槽工藝形成P型半導(dǎo)體柱21和N型半導(dǎo)體柱22，P型半導(dǎo)體柱21和N型半導(dǎo)體柱22深度度等于漂移區(qū)4厚度，光刻刻蝕多晶形成柵極G，離子注入形成P-阱區(qū)和N+源區(qū)，沉積金屬Al，形成源極S，背面淀積金屬Ti/Ni/Ag，形成漏極D。(若將硅襯底3替換為P型硅襯底，則漂移區(qū)相應(yīng)為P型漂移區(qū)，阱區(qū)5為N-阱區(qū)，所述的源區(qū)6為P+源區(qū))
[0018]本發(fā)明采用超結(jié)結(jié)構(gòu)能夠協(xié)調(diào)好擊穿電壓和導(dǎo)通電阻之間的關(guān)系，提高耐壓，減小導(dǎo)通電阻。P型半導(dǎo)體柱21和N型半導(dǎo)體柱22在其寬度和長(zhǎng)度方向均交替排列。與現(xiàn)有的只在其寬度方向交替排列或只在其長(zhǎng)度方向交替排列的單一方向交替排列相比，終端區(qū)2從大面積的P型半導(dǎo)體柱21和N型半導(dǎo)體柱22交替排列變?yōu)樾∶娣e的P型半導(dǎo)體柱21和N型半導(dǎo)體柱22交替排列組合而成，其工藝更容易控制，工藝寬容度較高，可以從原來(lái)的2%增加到5% (即工藝偏差達(dá)到5%仍可以達(dá)到參數(shù)要求)，更容易達(dá)到電荷平衡，耐壓可以提高10%，同時(shí)減小終端區(qū)2的面積，進(jìn)一步的減小芯片面積，降低成本。
[0019]應(yīng)當(dāng)理解，以上所描述的具體實(shí)施例僅用于解釋本發(fā)明，并不用于限定本發(fā)明。由本發(fā)明的精神所引伸出的顯而易見(jiàn)的變化或變動(dòng)仍處于本發(fā)明的保護(hù)范圍之中。
【主權(quán)項(xiàng)】
1.一種超結(jié)終端的VDMOS結(jié)構(gòu)，其特征在于:包括硅襯底(3)和設(shè)置在硅襯底(3)上的漂移區(qū)⑷；所述的漂移區(qū)⑷包括有源區(qū)⑴和圍繞在有源區(qū)⑴四周區(qū)域的終端區(qū)(2);所述的有源區(qū)(I)上設(shè)置有阱區(qū)(5)和源區(qū)￠)，所述終端區(qū)(2)沿其寬度和長(zhǎng)度方向均設(shè)置有交替排列的P型半導(dǎo)體柱(21)和N型半導(dǎo)體柱(22);硅襯底(3)上表面的有源區(qū)(I)設(shè)置有柵極G和源極S，硅襯底(3)下表面設(shè)置有漏極D。2.根據(jù)權(quán)利要求1所述的超結(jié)終端的VDMOS結(jié)構(gòu)，其特征在于:所述的硅襯底(3)為N+硅襯底，所述漂移區(qū)⑷為N-漂移區(qū)，所述阱區(qū)(5)為P-阱區(qū)，所述的源區(qū)(6)為N+源區(qū)。3.根據(jù)權(quán)利要求1所述的超結(jié)終端的VDMOS結(jié)構(gòu)，其特征在于:所述的硅襯底(3)為P型硅襯底，所述漂移區(qū)⑷為P型漂移區(qū)，所述阱區(qū)(5)為N-阱區(qū)，所述的源區(qū)(6)為P+源區(qū)。4.根據(jù)權(quán)利要求1所述的超結(jié)終端的VDMOS結(jié)構(gòu)，其特征在于:所述的有源區(qū)(I)為平面結(jié)構(gòu)、溝槽結(jié)構(gòu)或超結(jié)結(jié)構(gòu)。5.根據(jù)權(quán)利要求1所述的超結(jié)終端的VDMOS結(jié)構(gòu)，其特征在于:所述終端區(qū)(2)的P型半導(dǎo)體柱(21)和N型半導(dǎo)體柱(22)深度等于漂移區(qū)(4)的厚度。
【專利摘要】本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，一種超結(jié)終端的VDMOS結(jié)構(gòu)，包括硅襯底和設(shè)置在硅襯底上的漂移區(qū)；所述的漂移區(qū)包括有源區(qū)和圍繞在有源區(qū)四周區(qū)域的終端區(qū)；所述的有源區(qū)上設(shè)置有阱區(qū)和源區(qū)，所述終端區(qū)沿其寬度和長(zhǎng)度方向均設(shè)置有交替排列的P型半導(dǎo)體柱和N型半導(dǎo)體柱；硅襯底上表面的有源區(qū)設(shè)置有柵極G和源極S，硅襯底下表面設(shè)置有漏極D。有益效果：本發(fā)明采用超結(jié)結(jié)構(gòu)能夠協(xié)調(diào)好擊穿電壓和導(dǎo)通電阻之間的關(guān)系，P型半導(dǎo)體柱和N型半導(dǎo)體柱在終端區(qū)的寬度和長(zhǎng)度方向交替排列，能夠更好的達(dá)到電荷的平衡，提高耐壓，減小導(dǎo)通電阻，減小終端區(qū)的面積，進(jìn)一步的減小芯片面積，降低成本。
【IPC分類】H01L29/06, H01L29/78
【公開(kāi)號(hào)】CN105206674
【申請(qǐng)?zhí)枴緾N201510486955
【發(fā)明人】周炳, 石英學(xué), 張志娟, 郝建勇
【申請(qǐng)人】張家港意發(fā)功率半導(dǎo)體有限公司
【公開(kāi)日】2015年12月30日
【申請(qǐng)日】2015年8月11日