非揮發(fā)性存儲器單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種可多次寫入存儲器單元，特別是一種以邏輯控制為基礎(chǔ)并可與一般互補式金氧半導體制程兼容，可多次寫入存儲器單元。
【背景技術(shù)】
[0002]隨著各式不同的電路單元常被整合進單一的集成電路當中，將非揮發(fā)性存儲器單元與邏輯電路單元整合的需求也越趨重要。然而許多非揮發(fā)性存儲器單元在制程上所需要的柵極堆棧架構(gòu)并不兼容于傳統(tǒng)的邏輯門制程，例如:僅有單一多晶硅層而無特別電荷陷入架構(gòu)的半導體制程。
[0003]美國專利號7，382,658(后文簡稱‘658)，7，391，647 (后文簡稱‘647)，7，263，001 (后文簡稱 ‘001)，7，423，903 (后文簡稱 ‘903)，7，209，392 (后文簡稱‘392)介紹了不同的存儲器單元架構(gòu)，‘658介紹了一種與N型金氧半導體電容共享浮接柵極的P型存取晶體管?！?47教導了一種具有P型金氧半電容和N型金氧半電容的P型存取晶體管?！?01教導了一種與兩個P型金氧半電容共享浮接柵極的P型存取晶體管?！?03教導了一種用以經(jīng)由信道熱電子注流來寫入內(nèi)容的P型場效晶體管，及一種用以經(jīng)由記憶窗口穿隧來抹除內(nèi)容的N型場效晶體管?！?92教導了一種與P型金氧半場效晶體管共享浮接柵極的N型金氧半場效晶體管，其中每一個晶體管皆與各自的存取晶體管相耦接。
[0004]請參考圖1，圖1為‘392所介紹的非揮發(fā)性存儲器單元的示意圖。圖1中的非揮發(fā)性存儲器單元包含第一 P型金氧半晶體管?\、第二 P型金氧半晶體管Τ2、第一 Ν型金氧半晶體管Τ3及第二 Ν型金氧半晶體管Τ4。第一 Ρ型金氧半晶體管?\和第一 Ν型金氧半晶體管Τ3是由控制電壓VS(；所控制，用以分別作為第二 P型金氧半晶體管T2和第二 Ν型金氧半晶體管Τ4的存取晶體管。第一 Ρ型金氧半晶體管?\的輸入端和第一 Ν型金氧半晶體管Τ3的輸入端接收選擇線電壓Va，而第二 P型金氧半晶體管T2的輸入端和第二 Ν型金氧半晶體管Τ4的輸入端則分別接收第一比特線電壓VBU及第二比特線電壓VBu。第二 N型金氧半晶體管T4和第二 Ρ型金氧半晶體管Τ2共享浮接柵極。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的一實施例提供一種非揮發(fā)性存儲器單元。非揮發(fā)性存儲器單元包含耦合組件、第一選擇晶體管、第二選擇晶體管、第一浮接柵極晶體管及第二浮接柵極晶體管。耦合組件是于第一導電區(qū)域內(nèi)形成。第一選擇晶體管是與第一浮接柵極晶體管及第二選擇晶體管串接，而第一選擇晶體管、第一浮接柵極晶體管及第二選擇晶體管是于第二導電區(qū)域內(nèi)形成。第二浮接柵極晶體管是于第三導電區(qū)域內(nèi)形成，而第一導電區(qū)域、第二導電區(qū)域及第三導電區(qū)域是于第四導電區(qū)域內(nèi)形成。第一浮接柵極晶體管的柵極、第二浮接柵極晶體管的柵極及耦合組件的電極皆是由多晶硅形成的單一浮接柵極。第一導電區(qū)域、第二導電區(qū)域及第三導電區(qū)域為井，而第四導電區(qū)域為深井，且第三導電區(qū)域環(huán)繞第一導電區(qū)域及第二導電區(qū)域。
【附圖說明】
[0006]圖1為現(xiàn)有技術(shù)的非揮發(fā)性存儲器單元的示意圖。
[0007]圖2為本發(fā)明一實施例的非揮發(fā)性存儲器單元的示意圖。
[0008]圖3為圖2非揮發(fā)性存儲器單元的線路圖。
[0009]圖4說明本發(fā)明一實施例中圖2及圖3非揮發(fā)性存儲器單元的寫入、抹除、讀取、禁止寫入的電壓安排。
[0010]圖5為圖2及圖3非揮發(fā)性存儲器單元的禁止寫入操作的波形圖。
[0011]圖6為本發(fā)明另一實施例的非揮發(fā)性存儲器單元的示意圖。
[0012]圖7為圖6非揮發(fā)性存儲器單元的線路圖。
[0013]圖8說明本發(fā)明另一實施例中圖6及圖7非揮發(fā)性存儲器單元的寫入、抹除、讀取、禁止寫入的電壓安排。
[0014]圖9為圖6及圖7非揮發(fā)性存儲器單元的禁止寫入操作的波形圖。
[0015]圖10為本發(fā)明另一實施例的非揮發(fā)性存儲器單元的示意圖。
[0016]圖11為圖10非揮發(fā)性存儲器單元的線路圖。
[0017]圖12A-12D為圖10非揮發(fā)性存儲器單元分別沿直線A_A’、B_B’、C-C’及D-D’剖切的剖面圖。
[0018]圖13說明本發(fā)明另一實施例中圖10及圖11非揮發(fā)性存儲器單元的寫入、抹除、讀取、禁止寫入的電壓安排。
[0019]圖14為圖10及圖11非揮發(fā)性存儲器單元的禁止寫入操作的波形圖。
[0020]其中，附圖標記說明如下:
[0021]?\第一 Ρ型金氧半晶體管
[0022]Τ2第二 Ρ型金氧半晶體管
[0023]Τ3第一 Ν型金氧半晶體管
[0024]Τ4第二 Ν型金氧半晶體管
[0025]NMOSΝ型金氧半晶體管
[0026]PMOSΡ型金氧半晶體管
[0027]VSG控制電壓
[0028]VSL選擇線電壓
[0029]VBL1第一比特線電壓
[0030]VBL2第二比特線電壓
[0031]40,90,110非揮發(fā)性存儲器單元
[0032]400、900、1100、FG浮接柵極
[0033]401、901、1101第一柵極部
[0034]402,902,1102第二柵極部
[0035]421、921、1121第一擴散區(qū)
[0036]422、922、1122第二擴散區(qū)
[0037]461、961、1161第三擴散區(qū)
[0038]462、962、1162第四擴散區(qū)
[0039]463、963、1163第五擴散區(qū)
[0040]464、964、1164第六擴散區(qū)
[0041]481、981、1181第七擴散區(qū)
[0042]482、982、1182第八擴散區(qū)
[0043]471、971、1171、WL字符線
[0044]472、972、1172、SG柵極選擇線
[0045]CL控制線
[0046]SL源極線
[0047]BL比特線
[0048]EL抹除線
[0049]NW.930N 井區(qū)
[0050]PW、PW1、PW2、PW3P 井區(qū)
[0051]500、1000、1200耦合組件
[0052]510第一 N型金氧半晶體管
[0053]520P型金氧半晶體管
[0054]530第二 N型金氧半晶體管
[0055]540第三N型金氧半晶體管
[0056]tl第一時點
[0057]t2第二時點
[0058]t3第三時點
[0059]t4第四時點
[0060]t5第五時點
[0061]t6第六時點
[0062]VI第一電壓
[0063]V2第二電壓
[0064]V3第三電壓
[0065]V4第四電壓
[0066]V5第五電壓
[0067]V6第六電壓
[0068]1010、1210第一浮接柵極晶體管
[0069]1020、1220第二浮接柵極晶體管
[0070]1030、1230第一選擇晶體管
[0071]1040、1240第二選擇晶體管
[0072]1130、DNWN 型深井區(qū)
[0073]120P 型基底
[0074]AA’、BB’、CC’、DD’直線
[0075]STI淺溝道隔絕層
【具體實施方式】
[0076]請參考圖2和圖3。圖2為本發(fā)明實施例的非揮發(fā)性存儲器單元40的示意圖，非揮發(fā)性存儲器單元40在其相鄰存儲器單元寫入時，具有較強的禁止寫入的能力。圖3為圖2非揮發(fā)性存儲器單元40的線路圖。圖2的非揮發(fā)性存儲器單元40可于基底上或基底內(nèi)形成，而此基底可為P型或N型。非揮發(fā)性存儲器單元40包含浮接柵極(FG) 400、字符線(WL)471、柵極選擇線(SG)472、控制線(CL)、源極線(SL)、比特線(BL)及抹除線(EL)，并透過柵極選擇線(SG)472的使用來增強前述禁止寫入的能力。以使用P型基底為例，非揮發(fā)性存儲器單元40可另包含第一擴散區(qū)421和第二擴散區(qū)422，第一擴散區(qū)421及第二擴散區(qū)422是于具有第一導電性的第一導電區(qū)域上形成，如一 N井區(qū)。第三擴散區(qū)461、第四擴散區(qū)462、第五擴散區(qū)463及第六擴散區(qū)464可于具有第二導電性的第