一種控制制程等離子體損傷的方法
【技術領域】
[0001] 本發(fā)明涉及半導體制造技術領域，尤其涉及一種控制制程等離子體損傷的方法。
【背景技術】
[0002] 在半導體工業(yè)中，化學氣相沉積和刻蝕工藝的制程中采用高能等離子體（plasma) 工藝已經非常普遍，在這些制程中，高能等離子體雖然是提高制程條件的關鍵因素，但由此 造成的襯底結構（substratestructure)的等離子體損傷（plasmadamage)也是一個廣泛 存在的問題。
[0003] 目前，等離子體損傷僅僅能在晶圓結構的最后步驟中進行測量，并沒有早期的檢 測和控制方法以有效控制制程等離子體損傷，襯底結構的等離子體損傷會改變器件的電 性，這種消極的影響可能僅僅在最后的晶圓可接受性測試（waferacceptancetest，簡稱 WAT)和最后的功能測試（functiontest，CP)中才能被檢測到。到目前為止，并沒有早期 的有效的方法去監(jiān)測在晶圓襯底上進行高密度等離子體（HDP)制程的等離子體影響，但是 一旦異常出現(xiàn)，其影響將是巨大的，這是本領域技術人員所不愿意看到的。

【發(fā)明內容】

[0004] 針對上述存在的問題，本發(fā)明公開一種控制制程等離子體損傷的方法，包括如下 步驟：
[0005] 提供一晶圓襯底；
[0006] 向所述晶圓襯底進行離子注入工藝后，對所述晶圓襯底進行退火工藝；
[0007] 對所述晶圓襯底的表面進行電性測試以獲取所述晶圓襯底表面的第一電阻值；
[0008] 對所述晶圓襯底進行待評估的高能等離子體制程，以于所述晶圓襯底的上表面形 成沉積薄膜；
[0009] 移除所述沉積薄膜；
[0010] 繼續(xù)對所述晶圓襯底的表面進行電性測試以獲取所述晶圓襯底表面的第二電阻 值；
[0011] 根據所述第二電阻值與第一電阻值的差值評估所述晶圓襯底的等離子體損傷。
[0012] 上述的控制制程等離子體損傷的方法，其中，所述離子注入工藝所采用的離子為 磷咼子。
[0013] 上述的控制制程等離子體損傷的方法，其中，所述退火工藝為快速熱退火工藝 (RapidThermalAnnealing，簡稱RTA) 〇
[0014] 上述的控制制程等離子體損傷的方法，其中，所述待評估的高能等離子體制程為 高密度等離子體化學氣相沉積制程（HighDensityPlasmaCVD)。
[0015] 上述的控制制程等離子體損傷的方法，其中，所述沉積薄膜為氧化層。
[0016] 上述的控制制程等離子體損傷的方法，其中，采用濕法清洗的方式移除所述氧化 層。
[0017] 上述的控制制程等離子體損傷的方法，其中，利用氫氟酸進行所述濕法清洗以去 除所述氧化層。
[0018] 上述的控制制程等離子體損傷的方法，其中，所述氧化層的材質為二氧化硅。
[0019] 上述的控制制程等離子體損傷的方法，其中，所述晶圓襯底為測試晶圓。
[0020] 上述發(fā)明具有如下優(yōu)點或者有益效果：
[0021] 本發(fā)明公開了一種控制制程等離子體損傷的方法，通過在對進行離子注入和退火 工藝后的晶圓襯底的表面進行電性測試以獲取晶圓襯底表面的第一電阻值后，對晶圓襯底 進行待評估的高能等離子體制程，以于晶圓襯底的上表面形成沉積薄膜，并于移除沉積薄 膜后；再次對晶圓襯底的表面進行電性測試以獲取晶圓襯底表面的第二電阻值；之后根據 該第二電阻值與第一電阻值的差值評估該晶圓襯底的等離子體損傷；該方法可以監(jiān)控晶圓 襯底在高能等離子體制程中的等離子體損傷，及早發(fā)現(xiàn)并控制異常，減少影響，并提升等離 子體制程水平。
【附圖說明】
[0022] 通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、外 形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未可以按照比 例繪制附圖，重點在于示出本發(fā)明的主旨。
[0023] 圖1是本發(fā)明實施例中控制制程等離子體損傷的方法的流程圖；
[0024] 圖2~5是本發(fā)明實施例中控制制程等離子體損傷的方法的流程結構示意圖；
[0025] 圖6a是本發(fā)明實施例中未注入離子的硅晶體結構示意圖；
[0026] 圖6b是本發(fā)明實施例中未注入離子的硅晶體結構受到等離子體損傷后的結構示 意圖；
[0027] 圖7a是本發(fā)明實施例中注入離子的硅晶體結構示意圖；
[0028] 圖7b是本發(fā)明實施例中注入離子的硅晶體結構受到等離子體損傷后的結構示意 圖。
【具體實施方式】
[0029] 下面結合附圖和具體的實施例對本發(fā)明作進一步的說明，但是不作為本發(fā)明的限 定。
[0030] 如圖1所示，本實施例涉及一種控制制程等離子體損傷的方法，包括如下步驟：
[0031] 步驟一，提供一晶圓襯底1，如圖2所不，在本發(fā)明的實施例中，該晶圓襯底1為未 形成任何器件結構的空白晶圓（blankwafer)。
[0032] 在本發(fā)明一個優(yōu)選的實施例中，該晶圓襯底1為測試晶圓。
[0033] 步驟二，如圖3所示，向晶圓襯底1進行離子注入工藝，并對已注入離子的晶圓襯 底1進行退火工藝。
[0034] 在本發(fā)明一個優(yōu)選的實施例中，該離子注入工藝所采用的離子為磷（P)離子。
[0035] 在本發(fā)明一個優(yōu)選的實施例中，上述退火工藝為快速熱退火工藝。
[0036] 步驟三，對晶圓襯底1的表面進行電性測試以獲取晶圓襯底1表面的第一電阻值， 由于該獲取晶圓襯底1表面的第一電阻值的步驟可以采用本領域技術人員所熟知的方式， 在此便不予贅述。
[0037] 步驟四，如圖4所示，對晶圓襯底1進行待評估的高能等離子體制程，以于晶圓襯 底的上表面形成相應制程的沉積薄膜2(不同的待評估的高能等離子體制程，其于晶圓襯 底的上表面形成的沉積薄膜不同）。
[0038] 在本發(fā)明的一個優(yōu)選的實施例中，該待評估的高能等離子體制程為高密度等離子 體化學氣相沉積制程，則該步驟四具體為：采用高密度等離子體化學氣相沉積的方式于晶 圓襯底1的上表面沉積氧化物，以于晶圓襯底1的上表面形