抑制多tft器件中的泄漏電流的制作方法
【專利說明】抑制多TFT器件中的泄漏電流
[0001]包括多個(gè)TFT的器件通常包括:界定多個(gè)TFT的源電極電路和漏電極電路的圖案化的導(dǎo)體層，以及設(shè)置每個(gè)TFT的在源電極和漏電極的相應(yīng)的組合之間的相應(yīng)的半導(dǎo)體溝道的半導(dǎo)體層。與半導(dǎo)體層電容性耦合的柵電極電路用于使半導(dǎo)體溝道在兩個(gè)或更多個(gè)電導(dǎo)級(jí)之間切換。
[0002]減小柵電極電路的區(qū)域外的區(qū)域中的源電極電路和漏電極電路之間的泄漏電流是所期望的。
[0003]用于減小這樣的泄漏電流的一個(gè)技術(shù)包括在全部多個(gè)晶體管的源電極電路/漏電極電路之上沉積半導(dǎo)體材料的覆蓋層，并然后在半導(dǎo)體溝道外的一個(gè)或更多個(gè)區(qū)域中通過例如激光燒蝕移除半導(dǎo)體層的部分。
[0004]用于減小這樣的泄漏電流的另一個(gè)技術(shù)包括將半導(dǎo)體層沉積為多個(gè)島，每個(gè)島設(shè)置相應(yīng)的TFT的半導(dǎo)體溝道但在半導(dǎo)體層內(nèi)不與任何其它島相連接。
[0005]已經(jīng)確定了提供用于減小泄漏電流的新技術(shù)的挑戰(zhàn)。
[0006]本文提供一種操作器件的方法，所述器件包括:圖案化的導(dǎo)體層，界定多個(gè)晶體管的源電極電路和漏電極電路；半導(dǎo)體層，設(shè)置每個(gè)晶體管的在源電極電路和漏電極電路之間的相應(yīng)的半導(dǎo)體溝道；以及柵電極電路，與多個(gè)晶體管器件的半導(dǎo)體溝道重疊，用于使半導(dǎo)體溝道在兩個(gè)或更多個(gè)電導(dǎo)級(jí)之間切換；其中所述方法包括使用獨(dú)立于所述柵電極電路的一個(gè)或更多個(gè)其它導(dǎo)體以電容性地引起所述半導(dǎo)體溝道外的所述半導(dǎo)體層的一個(gè)或更多個(gè)區(qū)域的導(dǎo)電性的降低。
[0007]在一個(gè)實(shí)施例中，半導(dǎo)體層的所述一個(gè)或更多個(gè)區(qū)域包括柵電極電路的區(qū)域外的一個(gè)或更多個(gè)區(qū)域。
[0008]在一個(gè)實(shí)施例中，所述一個(gè)或更多個(gè)區(qū)域包括柵電極電路的區(qū)域外的其中源電極電路和漏電極電路彼此最接近的一個(gè)或更多個(gè)區(qū)域。
[0009]在一個(gè)實(shí)施例中，所述方法還包括:電容性地引起所述半導(dǎo)體層的所述一個(gè)或更多個(gè)區(qū)域的導(dǎo)電性的降低，同時(shí)使用所述柵電極電路以電容性地引起一個(gè)或更多所述半導(dǎo)體溝道的導(dǎo)電性的改變。
[0010]在一個(gè)實(shí)施例中，所述一個(gè)或更多個(gè)其它導(dǎo)體設(shè)置在圖案化的導(dǎo)體層的與柵電極電路相反的一側(cè)。
[0011]在一個(gè)實(shí)施例中，所述一個(gè)或更多個(gè)其它導(dǎo)體包括在多個(gè)晶體管的源電極電路和漏電極電路之間的除了半導(dǎo)體溝道以外的基本上所有區(qū)域上延伸的導(dǎo)體層。
[0012]本文還提供一種控制器件，包括:第一圖案化的導(dǎo)體層，界定多個(gè)晶體管器件的源電極電路和漏電極電路；半導(dǎo)體層，設(shè)置在每個(gè)晶體管器件的源電極電路和漏電極電路之間的相同的晶體管器件的相應(yīng)的半導(dǎo)體溝道；第二圖案化的導(dǎo)體層，界定用于與多個(gè)晶體管器件的半導(dǎo)體溝道電容性耦合并且使半導(dǎo)體溝道在兩個(gè)或更多個(gè)電導(dǎo)級(jí)之間切換的柵電極電路；其中所述半導(dǎo)體層延伸超過所述半導(dǎo)體溝道到達(dá)位于所述源電極電路和所述漏電極電路之間的其它區(qū)域；并且其中所述器件還包括布置在半導(dǎo)體層的與第二圖案化的導(dǎo)體層相反的一側(cè)的第三圖案化的導(dǎo)體層，其中所述第三圖案化的導(dǎo)體層在多個(gè)晶體管的源電極電路和漏電極電路之間的除了半導(dǎo)體溝道以外的基本上整個(gè)區(qū)域上延伸。
[0013]下面參照附圖，僅通過示例的方式說明本發(fā)明的實(shí)施例，所述附圖中:
[0014]圖1是根據(jù)本發(fā)明的第一實(shí)施例的器件的平面圖；以及
[0015]圖2和圖3是圖1的器件分別在線A和B處的剖面圖。
[0016]圖1是根據(jù)本發(fā)明的實(shí)施例的TFT陣列的一部分的平面圖。為了簡明，在圖1中僅示出4個(gè)TFT，但是用于控制像素化的光學(xué)顯示器的TFT陣列通常會(huì)包括成千上萬的TFT。
[0017]在中間的層級(jí)處的圖案化的導(dǎo)體層界定TFT陣列的源電極電路和漏電極電路。源電極電路包括多個(gè)獨(dú)立的源電極導(dǎo)體8a、8b，所述獨(dú)立的源電極導(dǎo)體8a、8b的電位可以被控制為彼此獨(dú)立。每個(gè)源電極導(dǎo)體8a、8b形成對應(yīng)行的TFT的源電極和該行的TFT的尋址線。漏電極電路包括多個(gè)獨(dú)立的漏電極導(dǎo)體10a、10b、10c、10d。每個(gè)獨(dú)立的漏電極導(dǎo)體10形成相應(yīng)的TFT的漏電極，并且設(shè)置到TFT陣列的其它元件(諸如在更高的層級(jí)處的相應(yīng)的像素電極)的導(dǎo)電路徑。為了清晰起見，在圖中未示出像素電極以及位于像素電極和漏電極導(dǎo)體之間的夾層連接。
[0018]在源電極電路和漏電極電路上形成半導(dǎo)體材料12的覆蓋層，所述覆蓋層設(shè)置每個(gè)TFT的源電極電路和漏電極電路之間的半導(dǎo)體溝道。半導(dǎo)體溝道是半導(dǎo)體層的與源電極電路和漏電極電路的部分連接的部分，所述源電極電路和漏電極電路被仔細(xì)地布置為彼此非常接近(例如，間隔20微米或更小)以形成相應(yīng)的TFT的源電極和漏電極。半導(dǎo)體層12可以形成于TFT的覆蓋區(qū)的基本上整個(gè)區(qū)域之上，更具體地，形成于位于源電極電路和漏電極電路之間的所有區(qū)域之上。柵極介電層14形成于半導(dǎo)體層12之上。另一個(gè)圖案化的導(dǎo)體層形成于柵極介電層14的與半導(dǎo)體層12相反的一側(cè)，并且界定獨(dú)立的柵極線16a、16b的陣列，每個(gè)柵極線在對應(yīng)列的TFT的半導(dǎo)體溝道上延伸。每個(gè)柵極線16的電位可以獨(dú)立于其它柵極線被控制，并且柵極線16用于使對應(yīng)列的TFT的半導(dǎo)體溝道在兩個(gè)或更多個(gè)電導(dǎo)級(jí)之間切換。例如，柵極線16用于使對應(yīng)列的TFT在導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)之間切換。
[0019]在界定源電極電路和漏電極電路的圖案化的導(dǎo)體層的與半導(dǎo)體層12相反的一側(cè)形成其它(further)介電層6和經(jīng)由其它介電層6電容性地親合到半導(dǎo)體層12的第三圖案化的導(dǎo)體層4。所有上述的層都被支撐在襯底2上。此第三圖案化的導(dǎo)體層4是在圖中示出的示例中的上述三個(gè)圖案化的導(dǎo)體層中第一個(gè)要形成的。第三圖案化的導(dǎo)體層界定與TFT陣列的每個(gè)半導(dǎo)體溝道的位置對應(yīng)的窗口 20。第三圖案化的導(dǎo)體層4跨多個(gè)晶體管的源電極電路和漏電極電路之間的半導(dǎo)體層的除了半導(dǎo)體溝道的基本上整個(gè)區(qū)域地延伸。具體地，第三圖案化的導(dǎo)體層跨柵極線16所重疊的區(qū)域外的其中源電極電路和漏電極電路彼此最接近的各個(gè)區(qū)域地延伸。
[0020]TFT陣