具有平面狀通道的垂直功率金氧半場效晶體管元胞的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于功率金氧半場效晶體管(metal-oxide-semiconductor field-effecttransistor,金屬氧化物半導(dǎo)體場效應(yīng)晶體管，于下文中稱作為M0SFET)，尤指具有平面狀DM0S部與垂直導(dǎo)電部的垂直超級結(jié)M0SFET。
[0002]本申請案主張的優(yōu)先權(quán)為在2014年2月4日由Jun Zeng等向美國智慧財(cái)產(chǎn)局所提出的申請案，其申請案號為61/935，707，在此并入其全部參考內(nèi)容。
【背景技術(shù)】
[0003]垂直M0SFET作為高電壓且高功率的晶體管是受歡迎的，由于能夠提供厚的且低摻雜濃度的漂移層，以達(dá)到于該關(guān)閉狀態(tài)中的高擊穿電壓。通常，該M0SFET包括高摻雜的N型基板、厚且低摻雜濃度的N型漂移層、靠合于該漂移層的P型主體層、于該主體層頂部的N型源極以及借由薄的柵極氧化物而自該主體區(qū)分開的柵極。其通常提供一垂直凹槽柵極。源極電極被形成于該頂面，并且漏極電極被形成于該底面。當(dāng)該柵極對于該源極來說足夠正時(shí)，該N型源極與該N型漂移層之間的P型主體的通道區(qū)，反型并創(chuàng)造在源極與漏極之間的垂直導(dǎo)電路徑。
[0004]于該裝置為關(guān)閉狀態(tài)中，當(dāng)該柵極與該源極為短路或?yàn)樨?fù)時(shí)，于該源極與漏極之間的漂移層消耗及大的擊穿電壓(例如超過600伏特)能被持續(xù)。然而，由于厚的漂移層所需要的低摻雜，使得該開啟電阻變差。增加該漂移層的摻雜會減少該開啟電阻，但是會降低該擊穿電壓。
[0005]形成延伸至該基板的交替P型硅與N型硅的垂直縱列，以取代單一 N型漂移層為現(xiàn)有技術(shù)，其中這些縱列中的電荷被平衡，且當(dāng)該M0SFET被關(guān)閉時(shí)，于高電壓的P型縱列與N型縱列完全地消耗。其被稱為超級結(jié)(super junct1n)。于此配置中，該N型縱列的摻雜濃度可高于現(xiàn)有N型漂移層的摻雜濃度。其結(jié)果，于相同的擊穿電壓下開啟電阻能被減少。超級結(jié)M0SFET能借由多重磊晶生長與植入制程來被形成。形成延伸至該基板的厚且交替的P型縱列與N型縱列需要多次的循環(huán)，該循環(huán)為磊晶生長該縱列厚度的一部分，然后遮蔽并植入該P(yáng)型摻雜與該N型摻雜，然后長出更多的縱列厚度并重復(fù)該遮蔽與植入制程。植入步驟的數(shù)量可能超過20次，取決于該厚度。在每一植入循環(huán)之間，由于高的制程溫度，這些摻雜會產(chǎn)生不期望的橫向擴(kuò)散。其大幅地增加了胞數(shù)組中所需要的胞間距，使得該晶粒變更大。其結(jié)果，該M0SFET不理想地被形成，且制程非常耗時(shí)。
[0006]另外，超級結(jié)可借由P型延伸層再填充的N型硅中蝕刻深的凹槽來被形成。這些凹槽必須為深的，使得其為足夠長的垂直漂移層，以于高擊穿電壓中作為一空乏區(qū)。形成深的凹槽耗時(shí)，因此成本昂貴。
[0007]這些功率M0SFET被形成具有大數(shù)量的相同的平行胞。這些裝置之間的任何變化可能造成于該M0SFET上發(fā)生不均勻的電流與溫度，會減少其效率與擊穿電壓。
[0008]功率M0SFET所需要的是，不具有上述現(xiàn)有技術(shù)的缺點(diǎn)與限制。

【發(fā)明內(nèi)容】

[0009]于一實(shí)施例中，M0SFET被形成具有用于橫向電流流動的平面狀通道區(qū)，以及用于垂直電流流動的垂直導(dǎo)電路徑。
[0010]于一實(shí)施例中，P井(主體區(qū))被形成于N型層，其具有形成于該N型層的凹槽且該凹槽深于該P(yáng)井，以產(chǎn)生該N型層的側(cè)壁。該N型層相較于該M0SFET中的N型漂移層具有更高的摻雜。該M0SEFT包括借由導(dǎo)電材料(例如，摻雜的多晶硅)所形成的遮蔽垂直場板，該導(dǎo)電材料以介電材料(例如，氧化物)填充該凹槽并且自這些側(cè)壁絕緣。P屏蔽層被形成于該凹槽的底部并且靠合于該側(cè)壁的底部。該P(yáng)屏蔽層亦靠合于P縱列的頂部。N縱列位于該通道區(qū)下方且橫向地靠合于該P(yáng)縱列。為了低的開啟電阻，這些N縱列與P縱列為相對地高摻雜。該凹槽場板較深于該P(yáng)井，以提供于該N-層中有效電場的減少。當(dāng)該M0SFET關(guān)閉時(shí)，該場板與該P(yáng)屏蔽有助于橫向地消耗該N-層，為了低的開啟電阻而允許該N-層為相對地高摻雜。該凹槽場板、該P(yáng)屏蔽、該N型層、減少厚度的N型漂移層以及相對地高摻雜的N縱列與P縱列的綜合效應(yīng)，提供了增加的擊穿電壓、較低的開啟電阻以及每一晶粒較低的成本。為了更快速的切換，該導(dǎo)電場板電極能夠被連接至該柵極電極或是該源極電極，以提供較低的柵極-漏極電容。
[0011]每一單元區(qū)域的較低的開啟電阻，允許于每一晶圓上形成更多的晶粒。
[0012]于一較佳實(shí)施例中的場板凹槽的深度，其為絕緣材料的厚度，該N型層的摻雜與厚度以及該P(yáng)屏蔽的摻雜與深度被選擇來使得該N層于該擊穿電壓處完全地被消耗。此外，該P(yáng)縱列與該N縱列的摻雜、深度與寬度使得該P(yáng)縱列與該N縱列于該擊穿電壓處完全地被消耗。
[0013]于一實(shí)施例中，功率M0SFET包括具有低摻雜濃度的第一 N型層(該漂移層)的高摻雜的N型基板，大約30微米厚，并由該基板上磊晶生長。該第一 N型層相較于現(xiàn)有漂移層更薄，由于其不需要在該關(guān)閉狀態(tài)中維持整個(gè)源極-漏極電壓。
[0014]該第一 N型層被遮蔽并植入摻雜以形成大約4微米厚的交替的P型區(qū)與N型區(qū)，其被稱為縱列。于該N型縱列中的N型摻雜濃度相較于該N型漂移層中的摻雜濃度更高。于一實(shí)施例中，對每一類型摻雜僅需要使用一次的植入來形成這些縱列，由于該縱列層相較于現(xiàn)有技術(shù)的縱列層更薄。因此，相較于現(xiàn)有技術(shù)，其具有更少的橫向擴(kuò)散使得這些縱列更為理想。
[0015]于該縱列層上方形成第二 N型層(例如8微米厚)，其具有相較于該第一 N型層的摻雜濃度更高的摻雜濃度。
[0016]其中該第二 N型層被形成一 P井，且該P(yáng)井被形成于該表面的N型源極區(qū)。該源極區(qū)與該第二 N型層的頂部之間的p井的頂面，形成沿著該裝置的頂面的橫向通道。
[0017]于這些胞的每一者中，凹槽被蝕刻于在這些P井之間的第二 N型層中，并且該凹槽相較于這些P井更深。然后，薄的柵極介電質(zhì)被形成于頂部的橫向通道上方并沿著該凹槽的側(cè)壁。然后，多晶硅柵極被形成于頂部的通道上方并沿著該凹槽的垂直側(cè)壁，以使該多晶硅柵極的深度較深于該P(yáng)井。自該通道與該側(cè)壁分開柵極的介電層，可具有相同厚度或不同厚度而有不同的優(yōu)點(diǎn)。該凹槽場板導(dǎo)致了較低的電場與較高的擊穿電壓，其允許該第二N型層的摻雜增加而使該開啟電阻降低。
[0018]金屬的源極電極接觸該P(yáng)井與這些源極區(qū)，并且金屬的漏極電極接觸該基板的底面。
[0019]于另一實(shí)施例中，借由單一或是多重高能量植入而形成P屏蔽的相同步驟期間，這些P縱列可被形成。
[0020]于一例子中，一負(fù)載被耦合于該源極電極與地之間，并且一正電壓被施加于該漏極。當(dāng)該柵極相對于該源極電極被足夠地正偏壓時(shí)，該源極區(qū)與該第二 N型層之間的頂部的橫向信道反型，并且電子沿著該第二 N型層中的凹槽的垂直側(cè)壁來累積。此電子的橫向與垂直累積于該通道下方形成該源極與該N型縱列之間的低電阻路徑。然后，該N型縱列與第一N型層完成了至該漏極電極的垂直導(dǎo)電路徑。
[0021]由于該通道與該漏極電極之間沒有厚的且低摻雜濃度的漂移區(qū)，每一單元區(qū)域的開啟電阻(特別是開啟電阻Ron*Area)相較于現(xiàn)有的垂直功率M0SFET的開啟電阻會更低。該開啟電阻較低的部分原因，是因?yàn)槭褂酶邠诫s濃度的N縱列與第二 N型層(如同該第二N型層的較高的摻雜)，其中該第二 N型層的較高摻雜借由該凹槽場板效應(yīng)、該P(yáng)屏蔽、及當(dāng)該柵極被正偏壓時(shí)沿著該第二N型層的垂直側(cè)壁電子累積而被致能。于一實(shí)施例中特定的開啟電阻達(dá)到4.5歐姆(0hms)-mm2，其大約為現(xiàn)有功率M0SFET的一半。
[0022]由于每一單元區(qū)域中如此低的開啟電壓，該晶粒的尺寸相較于現(xiàn)有晶粒的尺寸可更小，以在每一晶粒具有相同開啟電阻的情況下使每一晶圓的晶粒數(shù)量加倍。
[0023]在該M0SFET的關(guān)閉狀態(tài)，且源極-漏極電壓相較于該擊穿電壓稍微低時(shí)，該第一N型層、這些縱列與該第二N型層完全地消耗。該擊穿電壓可相同于具有相同厚度的現(xiàn)有的垂直M0SFET，但是該開啟電阻較小。相反地，該擊穿電壓可借由形成較厚的層來被增加而高于現(xiàn)有技術(shù)的擊穿電壓，同時(shí)該開啟電阻可與現(xiàn)有技術(shù)相同。此外，由于較薄的縱列層與較淺的凹槽，形成垂直M0SFET的制程復(fù)雜度低于現(xiàn)有技術(shù)的具有超級結(jié)的垂直M0SFET的制程復(fù)雜度。
[0024]該M0SFET中的PN 二極管被偏壓開啟之后，該M0SFET結(jié)構(gòu)亦可降低該回復(fù)時(shí)間。若該M0SFET以一交流電壓來被使用，當(dāng)該漏極較該源極更負(fù)時(shí)，該二極管將會導(dǎo)電。當(dāng)該極性反轉(zhuǎn)且該二極管被逆向偏壓時(shí)，在該柵極被偏壓至一開啟狀態(tài)之后，被儲存的電荷必須在該M0SFET被完全地打開之前被移除。由于在該第二 N型層與該N縱列中較高的摻雜程度，此被儲存的電荷較快地被移除，以致能較快的切換時(shí)間。
[0025]于一較佳實(shí)施例中，P型屏蔽層被形成于該凹槽下方的P縱列的上方，以靠合該第二 N型層的側(cè)壁。此P型屏蔽層有助于橫向地消耗該第二 N型層以增加該擊穿電壓。
[0026]被說明的柵極配置亦有助于橫向地消耗該第二 N型層以