半導(dǎo)體封裝的制作方法
【專利說明】半導(dǎo)體封裝
[0001]本申請是申請日為2011年8月1日且發(fā)明名稱為“具有保護(hù)層的半導(dǎo)體封裝及其制作方法”的中國專利申請201110217298.8的分案申請。
技術(shù)領(lǐng)域
[0002]本發(fā)明是涉及一種半導(dǎo)體封裝及其制作方法，且特別是涉及一種四方扁平無引腳(Quad Flat No Lead,QFN)封裝及其制作方法。
【背景技術(shù)】
[0003]半導(dǎo)體封裝技術(shù)包括有許多封裝形態(tài)，其中屬于四方扁平封裝系列的四方扁平無引腳封裝具有較短的信號傳遞路徑及相對較快的信號傳遞速度，因此四方扁平無引腳封裝適用于高頻傳輸(例如射頻頻帶)的芯片封裝，且為低腳位(low pin count)封裝型態(tài)的主流之一。
[0004]在四方扁平無引腳封裝的制作方法中，先將多個芯片配置于引腳框架(leadframe)上。接著，通過多條焊線使這些芯片電性連接至引腳框架。之后，通過封裝膠體來包覆部分引腳框架、這些焊線以及這些芯片。然后，通過切割(punching)或鋸切(sawing)單體化上述結(jié)構(gòu)而得到多個四方扁平無引腳封裝。最后，提供已涂布有錫膏的印刷電路板，通過表面粘著技術(shù)(surface mounting technology，SMT)將所得到的四方扁平無引腳封裝焊接至印刷電路板。
[0005]然而，由于封裝膠體并非完全包覆引腳框架，因此暴露于封裝膠體外的引腳框架易產(chǎn)生氧化現(xiàn)象。再者，在形成封裝膠體的過程中，封裝膠體與引腳框架接觸的接合處容易產(chǎn)生不密合及空隙，以致于濕氣很快地由此處滲入封裝結(jié)構(gòu)中，進(jìn)而降低整體四方扁平無引腳封裝的可靠度以及使用壽命。因此，如何有效提升四方扁平無引腳封裝整體的可靠度便成為是前業(yè)界亟欲解決的重要課題之一。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種半導(dǎo)體封裝及其制作方法，具有優(yōu)選的結(jié)構(gòu)可靠度。
[0007]本發(fā)明提出一種半導(dǎo)體封裝，包括載體、芯片、多條焊線、封裝膠體以及保護(hù)層。載體具有多個第一引腳及至少一第二引腳。每一第一引腳具有第一內(nèi)引腳部及第一外引腳部。第二引腳具有第二內(nèi)引腳部、第二外引腳及延伸部。芯片配置于載體上。這些焊線配置于芯片、這些第一內(nèi)引腳部與延伸部之間。封裝膠體包覆芯片、這些焊線、這些第一內(nèi)引腳部、第二內(nèi)引腳部與延伸部，并暴露出延伸部的下表面。這些第一外引腳部及第二外引腳部突出封裝膠體的下表面。保護(hù)層覆蓋封裝膠體的下表面及延伸部的下表面。
[0008]本發(fā)明還提出一種半導(dǎo)體封裝的制作方法，其包括下述步驟。提供封裝單元。封裝單元包括載體、芯片、多條焊線及封裝膠體。載體具有多個第一引腳及至少一第二引腳。每一第一引腳具有第一內(nèi)引腳部及第一外引腳部。第二引腳具有第二內(nèi)引腳部、第二外引腳部及延伸部。芯片配置于載體上。這些焊線配置于芯片、這些第一內(nèi)引腳部與延伸部之間。封裝膠體包覆芯片、這些焊線、這些第一內(nèi)引腳部、第二內(nèi)引腳部與延伸部，并暴露出延伸部的下表面。形成保護(hù)層于封裝膠體的下表面上。保護(hù)層覆蓋封裝膠體的下表面與延伸部的下表面。
[0009]本發(fā)明還提出一種半導(dǎo)體封裝，其包括芯片座、至少一引腳、芯片、焊線、封裝膠體以及保護(hù)層。引腳鄰近芯片座，其中引腳具有內(nèi)引腳部、外引腳部及延伸部。芯片配置于芯片座上。焊線配置于芯片及延伸部之間。封裝膠體包覆芯片、芯片座、焊線、內(nèi)引腳部與延伸部，并暴露出延伸部的下表面，其中外引腳部突出封裝膠體的下表面。保護(hù)層覆蓋延伸部的下表面。
[0010]基于上述，由于本發(fā)明的半導(dǎo)體封裝具有保護(hù)層，其中保護(hù)層覆蓋封裝膠體的下表面及這些焊球的至少部分，因此可通過該保護(hù)層來提高封裝膠體與載體之間的結(jié)合力。
[0011]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。
【附圖說明】
[0012]圖1為本發(fā)明的實施例的一種半導(dǎo)體封裝的剖面示意圖。
[0013]圖2A至圖2C為圖1的半導(dǎo)體封裝的實施例的一種形成焊球與保護(hù)層的剖面示意圖。
[0014]圖3A至圖3B為圖1的半導(dǎo)體封裝的另一實施例的一種形成焊球與保護(hù)層的局部步驟的剖面示意圖。
[0015]圖4A至圖4B為圖1的半導(dǎo)體封裝的又一實施例的一種形成焊球與保護(hù)層的局部步驟的剖面示意圖。
[0016]圖5為圖1的半導(dǎo)體封裝的再一實施例的一種形成焊球與保護(hù)層的局部步驟的剖面示意圖。
[0017]圖6為圖1的半導(dǎo)體封裝的再一實施例的一種形成焊球與保護(hù)層的局部步驟的剖面示意圖。
[0018]圖7A及圖7B為半導(dǎo)體封裝300接合至電路板的剖面示意圖。
[0019]圖8為本發(fā)明的再一實施例的半導(dǎo)體封裝的一種形成焊球與保護(hù)層的局部步驟的局部剖面示意圖。
[0020]圖9為圖8的半導(dǎo)體封裝接合至電路板的剖面示意圖。
[0021]圖10為本發(fā)明的另一實施例的一種半導(dǎo)體封裝的剖面示意圖。
[0022]圖11為本發(fā)明的另一實施例的一種半導(dǎo)體封裝的剖面示意圖。
[0023]圖12為本發(fā)明的另一實施例的一種半導(dǎo)體封裝的剖面示意圖。
[0024]附圖標(biāo)記說明
[0025]10:電路板12:接合墊
[0026]14、24:焊料
[0027 ] 100、200、300、400、500、600、700:半導(dǎo)體封裝
[0028]110:封裝單元110’:封裝矩陣
[0029]112:載體113，、113”、113”，:引腳
[0030]113a:內(nèi)引腳部113b:外引腳部[0031 ]113c:內(nèi)接合面113d:外接合面
[0032]113e:外傾斜面113f、113g:延伸部
[0033]113h、1131:下表面114:芯片
[0034]115:芯片座115’:凹穴
[0035]115”:中心部115”’:凹陷部
[0036]116:焊線117:膠體
[0037]118:封裝膠體118a:下表面
[0038]119a:第一金屬鍍層11%:第二金屬鍍層
[0039]120:焊球130、130’、230:保護(hù)層
[0040]130a、130b:保護(hù)材料130s:下表面[0041 ]230a: A階段熱固性樹脂保護(hù)材料
【具體實施方式】
[0042]請參考圖1為本發(fā)明的實施例的一種半導(dǎo)體封裝的剖面示意圖。半導(dǎo)體封裝100包括封裝單元110、多個焊球120以及保護(hù)層130。詳細(xì)來說，封裝單元110包括載體112、芯片114、多條焊線116以及封裝膠體118。
[0043]載體112具有多個引腳113’、113”、113”’及芯片座115，其中每一引腳113’(或引腳113”、113”’)具有內(nèi)引腳部113a、連接于內(nèi)引腳部113a的外引腳部113b、位于內(nèi)引腳部113a上的內(nèi)接合面113c、位于外引腳部113b上的外接合面113d以及連接外接合面113d的外傾斜面113e。內(nèi)引腳部113a及外引腳部113b的側(cè)面具有凹陷面(concave profiles)，其交會處形成尖端，封裝膠體118包覆尖端以上的部分載體112，亦即是內(nèi)引腳部113a。內(nèi)引腳部113a的厚度大于外引腳部113b的厚度，優(yōu)選為內(nèi)引腳部113a的厚度約為外引腳部113b的厚度的1到4倍，亦即是內(nèi)引腳部113a的厚度約為整體引腳厚度的50 %到80 %。
[0044]本實施例中引腳113’為一般式(normal type)、引腳113”為扇入式(fan-1n type)以及引腳113” ’為扇出式(fan-out type)。其中扇入式引腳113”還包括延伸部(extendingport1n) 113f往外延伸，亦即往封裝周圍延伸。扇出式引腳113” ’還包括延伸部113g往內(nèi)延伸，亦即往芯片114延伸。
[0045]芯片114配置于載體112上，通過膠體(例如是銀膠或其他適當(dāng)?shù)哪z材)117與芯片座115及引腳113”連接。于其他未繪示的實施中，載體112可不具有芯片座，芯片直接位于引腳113”上，在此并不加以限制芯片114的位置。
[0046]這些焊線116配置于芯片114與引腳113’、113”、113” ’之間，其中芯片114透過這些焊線116與這些引腳113’、113”、113”’電性連接。于一般式引腳113’方面，焊線116與引腳113’的接點位于內(nèi)引腳部113a上，而在這些扇入式引腳113”以及這些扇出式引腳113”’方面，焊線116與引腳113”、113”’的接點位于延伸部113€及1138上。
[0047]封裝膠體118包覆芯片114、這些焊