動態(tài)隨機存取存儲器及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種動態(tài)隨機存取存儲器技術(shù)，且特別是有關(guān)于一種動態(tài)隨機存取存儲器及其制造方法。
【背景技術(shù)】
[0002]動態(tài)隨機存取存儲器(DRAM)在隨著元件發(fā)展到納米時代后，面臨到的困難愈來愈多，譬如讀出裕度(sensing margin)變小。目前針對改善讀出裕度的關(guān)鍵技術(shù)有三個，包括更大的儲存電容、更小的位線間的電容量(BL capacitance, Cb)以及更小的噪聲(noise)。以目前的DRAM制程來看，因為電容器彼此的距離已經(jīng)不能再縮小，所以不容易通過增加儲存電容方式來改善讀出裕度。
[0003]因此，亟需尋求其他方式來改善納米時代后的DRAM的讀出裕度。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種動態(tài)隨機存取存儲器，能改善讀出裕度。
[0005]本發(fā)明另提供一種動態(tài)隨機存取存儲器的制造方法，可制作出具有埋入式字線與埋入式位線的存儲器。
[0006]本發(fā)明的動態(tài)隨機存取存儲器，包括硅基板、第一隔離溝渠結(jié)構(gòu)、第二隔離溝渠結(jié)構(gòu)、由第一隔離溝渠結(jié)構(gòu)與第二隔離溝渠結(jié)構(gòu)定義的有源區(qū)、位于硅基板內(nèi)的埋入式字線、位于娃基板內(nèi)的埋入式位線與電容器。上述第一隔離溝渠結(jié)構(gòu)沿一第一方向平行排列在石圭基板內(nèi)，而上述第二隔離溝渠結(jié)構(gòu)沿一第二方向平行排列在硅基板內(nèi)。至于埋入式字線是沿所述第二方向平行排列在硅基板內(nèi)，且每個第二隔離溝渠結(jié)構(gòu)之間設(shè)置有兩個埋入式字線，以將每個有源區(qū)分為一個位于所述兩個埋入式字線之間的位線接觸窗以及兩個電容器接觸窗。上述埋入式位線沿一第三方向平行排列在硅基板內(nèi)，且埋入式位線位于埋入式字線上方并與有源區(qū)的位線接觸窗電性連接。電容器則設(shè)置在有源區(qū)上并與電容器接觸窗電性連接。在埋入式位線與硅基板之間還設(shè)有氧化襯層。
[0007]本發(fā)明的動態(tài)隨機存取存儲器的制造方法，包括在一硅基板內(nèi)形成多個第一隔離溝渠結(jié)構(gòu)與多個第二隔離溝渠結(jié)構(gòu)，以定義出多個有源區(qū)。在每個第二隔離溝渠結(jié)構(gòu)之間的硅基板內(nèi)形成兩個埋入式字線，以將每個有源區(qū)分為一個位于所述兩個埋入式字線之間的位線接觸窗以及兩個電容器接觸窗。在硅基板內(nèi)形成橫跨埋入式字線的多個位線溝渠，并暴露出部分硅基板，再于露出的硅基板的表面形成氧化襯層。然后，移除有源區(qū)的位線接觸窗上的氧化襯層，再于位線溝渠內(nèi)形成多個埋入式位線，其中埋入式位線與有源區(qū)的位線接觸窗電性連接。在有源區(qū)上形成與電容器接觸窗電性連接的多個電容器。
[0008]基于上述，本發(fā)明通過將字線上方的位線也埋入基板內(nèi)，所以電容器接觸窗不會形成在位線的側(cè)面，所以能降低電容器接觸窗與位線之間的耦合電容量，且埋入式位線與硅基板之間有氧化襯層相隔，所以也能由此降低位線之間的電容量(Cb)以及降低位線和硅晶材之間的漏電。因此，本發(fā)明能改善DRAM的讀出裕度。
[0009]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。
【附圖說明】
[0010]圖1A是依照本發(fā)明的第一實施例的一種動態(tài)隨機存取存儲器的俯視圖。
[0011]圖1B是圖1A的1-1’線段的剖面示意圖。
[0012]圖1C是圖1A的11-11’線段的剖面示意圖。
[0013]圖2A至圖2H是依照本發(fā)明的第二實施例的一種動態(tài)隨機存取存儲器的制造流程示意圖。
[0014]圖3A至圖3C是依照本發(fā)明的第三實施例的一種動態(tài)隨機存取存儲器的制造流程示意圖。
[0015]其中，附圖標記說明如下:
[0016]100、200:硅基板
[0017]102、202:第一隔離溝渠結(jié)構(gòu)
[0018]104、204:第二隔離溝渠結(jié)構(gòu)
[0019]106、206:有源區(qū)
[0020]108,208:埋入式字線
[0021]110、238:埋入式位線
[0022]112、252:電容器
[0023]114、210:位線接觸窗
[0024]116、212:電容器接觸窗
[0025]118、232:外延層或多晶硅層
[0026]120:外延層
[0027]122、224:氧化襯層
[0028]124、230:摻雜區(qū)
[0029]126、127、129、214、223、240、248、300、314、318:氮化硅層
[0030]128、250:氧化層
[0031]130、320:絕緣層
[0032]132:導(dǎo)體層
[0033]134:介電層
[0034]200a:表面
[0035]216,246:氧化硅層
[0036]218:碳層
[0037]220、228:部位
[0038]222:位線溝渠
[0039]226:光致抗蝕層
[0040]234:阻擋層
[0041]236:金屬
[0042]242:外延層
[0043]244、316:電容器開口
[0044]304:開口
[0045]306:摻磷多晶硅層
[0046]308:金屬娃化層
[0047]310:Ti/TiN 層
[0048]312:鶴層
[0049]dl、d2:距離
【具體實施方式】
[0050]圖1A是依照本發(fā)明的第一實施例的一種動態(tài)隨機存取存儲器的俯視圖。圖1B是圖1A的1-1’線段的剖面示意圖。圖1C是圖1A的11-11’線段的剖面示意圖。
[0051]請同時參照圖1A、1B與1C，本實施例的動態(tài)隨機存取存儲器包括硅基板100、第一隔離溝渠結(jié)構(gòu)102、第二隔離溝渠結(jié)構(gòu)104、有源區(qū)106、位于硅基板100內(nèi)的埋入式字線108、位于硅基板100內(nèi)的埋入式位線110以及電容器112。為了清楚說明動態(tài)隨機存取存儲器的線路，圖1A中僅顯示以上構(gòu)件，其他結(jié)構(gòu)可見圖1B和圖1C的剖面圖。
[0052]在第一實施例中，第一隔離溝渠結(jié)構(gòu)102沿第一方向平行排列在硅基板100內(nèi)、第二隔離溝渠結(jié)構(gòu)104沿第二方向平行排列在硅基板100內(nèi)，其中第一方向與第二方向在本實施例是夾一銳角Θ，但本發(fā)明并不限于此。由上述第一與第二隔離溝渠結(jié)構(gòu)102和104所定義的區(qū)域即有源區(qū)106。至于埋入式字線108是沿第二方向平行排列在硅基板100內(nèi)，且兩兩第二隔離溝渠結(jié)構(gòu)104之間設(shè)置有兩個埋入式字線108，以將每個有源區(qū)106分為一個位于兩埋入式字線108之間的位線接觸窗114以及兩個電容器接觸窗(capacitorcontact, CC) 116。而埋入式位線110是沿第三方向平行排列在硅基板100內(nèi)，且埋入式位線110位于埋入式字線108上方并與有源區(qū)106的位線接觸窗114電性連接，譬如通過設(shè)置在埋入式位線110與位線接觸窗114之間的外延層或多晶硅(poly)層118，使埋入式位線110與位線接觸窗114電性相連并降低阻值。至于電容器112是設(shè)置在有源區(qū)106上并與電容器接觸窗116電性連接，譬如通過設(shè)置在電容器112與電容器接觸窗116之間的外延層120，使兩者電性相連并降低阻值。
[0053]請繼續(xù)參照圖1B和圖1C，在埋入式位線110與硅基板100之間還設(shè)有氧化襯層(oxide liner) 122,以隔離埋入式位線110與娃基板100并由此降低位線間的電容量(BLcapacitance, Cb)。另外，在有源區(qū)106的位線接觸窗114內(nèi)如有摻雜區(qū)124，則有利于電性操作。在埋入式位線110與埋入式字線108之間則可利用如氮化硅層126之類的膜層來進行隔離。而在埋入式位線110上方可設(shè)置氮化硅層127來隔絕埋入式位線110和電容器接觸窗116。另外，埋入式字線108與埋入式位線110—般是由金屬與阻擋層構(gòu)成，所以圖中的埋入式字線108與埋入式位線110跟硅基板100之間都有薄氧化層128來作隔絕。舉例來說，埋入式位線110可為W/TiN/Ti或W/TiN/Ti/poly的結(jié)構(gòu)。文中的“/”代表“以及(and) ”。另外，在薄氧化層128上可形成一層氮化硅層129，當作電容器112的圖案定義時的控制層(control layer)，而電容器112通常設(shè)置在硅基底100上的絕緣層130內(nèi)，并且由兩層導(dǎo)體層132夾一層介電層134所構(gòu)成，其中導(dǎo)體層132如為TiN(或TiN/SiGe)、介電層134如為ZAZ(即Zr02/Al203/Zr02)類的介電材料，則可適用于60nm以下的DRAM。由于位線110埋入硅基板100內(nèi)，所以可降低電容器接觸窗116與埋入式位線110之間的耦合電容量(coupling capacitance)。
[0054]圖2A至圖2H是依照本發(fā)明的第二實施例的一種動態(tài)隨機存取存儲器的制造流程示意圖，其中每一個圖均包括多個剖面以利說明。
[0055]請先參照圖2A的(I)?(III)，其中(II)是(I)的I1-1I’線段的剖面、(III)是
(I)的II1-1II’線段的剖面。先在硅基板200內(nèi)形成多個第一隔離溝渠結(jié)構(gòu)202與多個第二隔離溝渠結(jié)構(gòu)204，以定義出多個有源區(qū)206。然后，在每個第二隔離溝渠結(jié)構(gòu)204之間的硅基板200內(nèi)形成兩個埋入式字線208，以將每個有源區(qū)206分為一個位于