具有深溝槽隔離結(jié)構(gòu)的方法及半導(dǎo)體結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本公開總體涉及半導(dǎo)體結(jié)構(gòu)，并且具體涉及半導(dǎo)體結(jié)構(gòu)和形成具有深溝槽隔離結(jié) 構(gòu)的半導(dǎo)體結(jié)構(gòu)的方法。
【背景技術(shù)】
[0002] 金屬氧化物半導(dǎo)體(M0S)晶體管是眾所周知的半導(dǎo)體器件，其可以被實現(xiàn)為η溝道 (NM0S)器件或ρ溝道(PM0S)器件。M0S晶體管具有通過溝道分開的間隔開的源極區(qū)和漏極區(qū) 以及位于溝道上方的金屬柵極。金屬柵極通過柵極介電層與該溝道隔離?？商娲兀琈0S晶 體管的柵極用摻雜多晶硅而不是金屬來形成。
[0003] 雙擴散MOS (DM0S)晶體管是功率M0S晶體管，其具有形成溝道的雙擴散阱以及被稱 為漏極漂移區(qū)的大的輕摻雜漏極區(qū)，所述輕摻雜漏極區(qū)位于溝道和重摻雜漏極區(qū)之間。橫 向DMOS(LDMOS)晶體管是源極區(qū)和漏極區(qū)橫向間隔開的DM0S晶體管。LDM0S陣列是按照圖案 諸如行和列的陣列布置的一組LDM0S晶體管。
[0004] 圖1A-1B示出常規(guī)LDM0S晶體管陣列100的視圖。圖1A示出平面圖，而圖1B示出沿圖 1A中的線1B-1B截取的剖視圖。如圖1A-1B所示，LDM0S晶體管陣列100包括半導(dǎo)體結(jié)構(gòu)110， 該半導(dǎo)體結(jié)構(gòu)具有P型單晶硅襯底區(qū)112以及在襯底區(qū)112上方生長的ρ型外延層114。而且， 半導(dǎo)體結(jié)構(gòu)110包括形成在外延層114的頂表面中以向下延伸到外延層114中的若干淺溝槽 隔離結(jié)構(gòu)116。
[0005] 如圖1A-1B所示，LDM0S晶體管陣列100也包括在外延層114中形成的一對相鄰 LDM0S晶體管120。每個LDM0S晶體管120包括在外延層114中形成的η-漏極漂移區(qū)140以及在 η-漏極漂移區(qū)140中形成的η+漏極142。
[0006] 而且，每個LDM0S晶體管120包括在外延層114中形成的雙擴散阱(Dwell) 144。雙擴 散阱144包括ρ型區(qū)146和接觸ρ型區(qū)146的η型區(qū)148。每個LDM0S晶體管120還包括n+源極150 和P+接觸區(qū)152,兩者在外延層114中形成。n+源極150接觸ρ型區(qū)146和η型區(qū)148。由n+源極 150橫向圍繞的p+接觸區(qū)152接觸ρ型區(qū)146和n+源極150。
[0007] 接觸η-漏極漂移區(qū)140的ρ型區(qū)146包括位于η-漏極漂移區(qū)140與η型區(qū)148之間的 溝道區(qū)154。與η+漏極142間隔開的ρ型區(qū)146也具有大于外延層114的摻雜物濃度的摻雜物 濃度。而且，η+源極150位于與η+漏極142橫向隔開的位置。此外，η+漏極142接觸淺溝槽隔離 結(jié)構(gòu)116,該淺溝槽隔離結(jié)構(gòu)在橫向上位于漏極142與源極150之間。
[0008] 如圖1Α-1Β所示，每個LDM0S晶體管120包括接觸溝道區(qū)154并位于其上方的柵極介 電結(jié)構(gòu)160以及接觸柵極介電結(jié)構(gòu)160并位于溝道區(qū)154上方的柵極162。柵極162具有帶方 角（square-cornered)的圓形形狀。而且，每個LDM0S晶體管120包括接觸柵極162的內(nèi)側(cè)壁 間隔部164以及接觸柵極162并橫向圍繞柵極162的外側(cè)壁間隔部166。
[0009] 如圖1A-1B所示，半導(dǎo)體結(jié)構(gòu)110包括ρ型區(qū)170，該ρ型區(qū)170在外延層114中形成于 相鄰的LDM0S晶體管120的η-漏極漂移區(qū)140之間作為溝道停止件(stopper)。溝道停止件區(qū) 170橫向圍繞每個LDM0S晶體管120。
[0010] 在工作時，當?shù)谝徽妷?諸如40V)被置于LDM0S晶體管120的n+漏極142上并且接 地電壓(ground)被置于p型區(qū)146(通過p+接觸區(qū)152)和n+源極區(qū)150上時，LDM0S晶體管120 在接地電壓被置于柵極162上時關(guān)斷。在此情況下，沒有電子從n+源極150流向n+漏極142。
[0011] 當?shù)诙妷海ㄖT如VGs>VTH)被置于柵極162上且同時保持剩余偏置條件時， LDM0S晶體管120接通。在此情況下，p型區(qū)146的溝道區(qū)154反轉(zhuǎn)，并且電子從n+源極150通過 溝道區(qū)154流向n+漏極142。
[0012] LDM0S晶體管陣列100的一個問題是LDM0S晶體管120需要大量的橫向分隔和硅片 空間以提供必要的電氣隔離。例如，40V隔離往往需要相鄰LDM0S晶體管120的η-漏極漂移區(qū) 140之間的最小橫向間距S為5.65μηι。
[0013] 圖2Α-2Β示出常規(guī)LDM0S晶體管陣列200的視圖。圖2Α示出平面圖，而圖2Β示出沿圖 2Α中的線2Β-2Β截取的剖視圖。LDM0S晶體管陣列200類似于LDM0S晶體管陣列100，并因此使 用相同的附圖標記來指定在兩種晶體管陣列中共用的結(jié)構(gòu)。
[0014] 如圖2Α-2Β所示，LDM0S晶體管陣列200不同于LDM0S晶體管陣列100,因為LDM0S晶 體管陣列200使用半導(dǎo)體結(jié)構(gòu)210而不是半導(dǎo)體結(jié)構(gòu)110。除了半導(dǎo)體結(jié)構(gòu)210還包括在襯底 區(qū)112的頂部部分和外延層114的底部部分中形成的若干η+掩埋層211以外，半導(dǎo)體結(jié)構(gòu)210 與半導(dǎo)體結(jié)構(gòu)110相同。
[0015] 半導(dǎo)體結(jié)構(gòu)210也不同于半導(dǎo)體結(jié)構(gòu)110,因為半導(dǎo)體結(jié)構(gòu)210包括在外延層114中 形成的若干η型結(jié)隔離區(qū)212。每個結(jié)隔離區(qū)212包括形成在外延層114中以接觸η+掩埋層 211并位于η+掩埋層211上方的η+底部區(qū)214。而且，每個結(jié)隔離區(qū)212包括形成在外延層114 中以接觸η+底部區(qū)214并位于η+底部區(qū)214上方的η-頂部區(qū)216,以及在η-頂部區(qū)216中形成 的η+接觸區(qū)218。
[0016] 半導(dǎo)體結(jié)構(gòu)210還不同于半導(dǎo)體結(jié)構(gòu)110,因為半導(dǎo)體結(jié)構(gòu)210包括在外延層114中 形成的若干Ρ型溝道停止區(qū)220。每個溝道停止區(qū)220位于η-漏極漂移區(qū)140與結(jié)隔離區(qū)212 之間。
[0017] 如圖2Α-2Β所示，半導(dǎo)體結(jié)構(gòu)210也包括ρ型阱區(qū)222,其在外延層114中形成于相鄰 LDM0S晶體管120的η-頂部區(qū)216之間作為溝道停止件。而且，LDM0S晶體管陣列200包括在ρ 型阱區(qū)222中形成的ρ+接觸區(qū)224。
[0018] LDM0S晶體管陣列200還包括Ρ-掩埋區(qū)226,其在襯底112和外延層114中形成以橫 向位于相鄰的η+掩埋層211之間。具有比ρ型襯底112的摻雜物濃度稍高的摻雜物濃度的ρ-掩埋區(qū)226有助于使相鄰η+掩埋層211之間的橫向間距最小化。
[0019] 除了LDM0S晶體管陣列200的每個掩埋層211和結(jié)隔離區(qū)212圍繞外延層114的一部 分并將外延層114的該部分與外延層114的剩余部分結(jié)隔離之外，LDM0S晶體管陣列200如同 LDM0S晶體管陣列100-樣運行。為了支持30V操作及低于30V的操作，如圖2Β所示，ρ-掩埋區(qū) 226可以接觸相鄰的η+掩埋層211。但是，為了支持40V操作，ρ-掩埋區(qū)226與相鄰的η+掩埋區(qū) 211橫向隔開，這是因為η+掩埋層211與ρ-掩埋層226之間存在結(jié)擊穿限制。
[0020] 類似于LDM0S晶體管陣列100，LDM0S晶體管陣列200的一個問題在于需要大量的硅 片空間以提供必要的電氣隔離。當已經(jīng)注入形成n+底部區(qū)214的摻雜物被驅(qū)入時，n+底部區(qū) 214經(jīng)受摻雜物的顯著橫向擴散。因此，針對LDM0S晶體管陣列存在需要較小硅片空間(real estate)的需求。

【發(fā)明內(nèi)容】

[0021 ]在所描述的不例中，一種半導(dǎo)體結(jié)構(gòu)包括襯底和外延層。襯底具有第一導(dǎo)電類型 和頂表面。外延層具有第一導(dǎo)電類型、頂表面以及接觸襯底的頂表面的底表面。掩埋區(qū)具有 第二導(dǎo)電類型。掩埋區(qū)接觸外延層的一部分并位于該部分下方。淺溝槽隔離結(jié)構(gòu)形成在外 延層的頂表面中以向下延伸到外延層中。內(nèi)部深溝槽隔離結(jié)構(gòu)形成在外延層的頂表面中以 向下延伸到外延層中。內(nèi)部深溝槽隔離結(jié)構(gòu)橫向圍繞淺溝槽隔離結(jié)構(gòu)。外部深溝槽隔離結(jié) 構(gòu)形成在外延層的頂表面中以向下延伸到外延層中。外部深溝槽隔離結(jié)構(gòu)橫向圍繞內(nèi)部深 溝槽隔離結(jié)構(gòu)。摻雜區(qū)形成在外延層的頂表面中以向下延伸到外延層中并接觸掩埋區(qū)。摻 雜區(qū)具有第二導(dǎo)電類型、接觸內(nèi)部深溝槽隔離結(jié)構(gòu)和外部深溝槽隔離結(jié)構(gòu)并橫向圍繞外延 層的所述部分。
【附圖說明】
[0022]圖1A-1B是常規(guī)LDM0S晶體管陣列的視圖。
[0023]圖2A-2B是常規(guī)LDM0S晶體管陣列的視圖。
[0024]圖3A-3B是示例實施例的LDM0S晶體管陣列的視圖。
[0025]圖4A-4M是形成示例實施例的LDM0S晶體管陣列的方法的剖視圖。
[0026] 圖5A-5C是形成另一示例實施例的LDM0S晶體管陣列的方法的視圖。
[0027] 圖6A-6B是另一示例實施例的LDM0S晶體管陣列的視圖。
[0028] 圖6C-6D是另一示例實施例的LDM0S晶體管陣列的視圖。
[0029]圖7A-7B是另一示例實施例的LDM0S晶體管陣列的視圖。
[0030]圖8A-8B是示例實施例的LDM0S晶體管陣列的視圖