通過雙圖案化和填充技術來形成不同金屬材料的平行導線的方法
【技術領域】
[0001]本公開內容涉及通過雙圖案化和填充技術來形成不同金屬材料的平行導線的方法。
【背景技術】
[0002]隨著集成電路的特征縮放(尤其是具有低于50nm的臨界尺寸)以及功率密度增加，電迀移變得相對較為突出。電迀移被理解為由于導體中的離子的移動而引起的材料的傳輸。電迀移可能引起在互連線中形成小丘或孔隙，并且可能最終導致電路的可靠性降低或故障。為了減少電迀移以及其它壓力引發(fā)的故障，持續(xù)探索難熔金屬以用于互連線制造。然而，難熔金屬呈現(xiàn)出增大的體電阻率，這負面地影響了觀察到的電阻。
[0003]此外，隨著特征尺寸下降，互連線延遲可能超過門延遲并形成總的器件延遲的相對大的部分?；ミB線延遲被理解為至少部分地由電阻-電容延遲造成。電阻-電容延遲(或者RC延遲)被理解為隨著電阻而變化并隨著絕緣體電容而變化的信號傳播的延遲，電阻又部分地取決于金屬線成分的體電阻率，絕緣體電容部分地取決于層間電介質的電容率。呈現(xiàn)相對較低的體電阻率的材料通常更易于發(fā)生電迀移。
[0004]因此，隨著特征尺寸持續(xù)減小，在互連線的設計中仍然存在改進的空間，在某些實例中，互連線的設計具有對互連線延遲以及針對各種壓力(例如引起電迀移和熱機械故障的那些壓力)的電阻的強調。
【附圖說明】
[0005]本公開內容的以上所提及的特征和其它特征，以及獲得這些特征的方式通過參照對在本文中結合附圖所描述的實施例的以下描述而會變得更顯而易見并得到更好的理解，其中:
[0006]圖1例示了包括由不同材料形成的多條導線的電介質層的實施例的頂部橫截面透視圖，其中，第一材料的導線趨向于與第二材料的導線平行；
[0007]圖2例示了包括由不同材料形成的多條導線的第一電介質層、以及包括用于連接第一材料的導線中的一條導線的過孔和用于連接第二材料的導線中的一條導線的過孔的第二電介質層的實施例的橫截面視圖。
[0008]圖3例示了使用光刻在電介質層中形成第一材料的導線和第二材料的導線的方法的實施例的流程圖；
[0009]圖4a到圖4h例示了根據(jù)圖3中示出的方法的電介質層中的導線形成的實施例，其中，圖4a例示了用于在第一電介質層中形成溝槽的經(jīng)圖案化的抗蝕劑；圖4b例示了在電介質層中所形成的第一組溝槽；圖4c例示了在第一組溝槽中沉積的第一導線材料和覆蓋層；圖4d例示了在對覆蓋層平坦化之后的第一組導線；圖4e例示了用于第二組溝槽的經(jīng)圖案化的抗蝕劑；圖4f例示了在電介質層中形成的用于第二組導線的第二組溝槽；圖4g例示了在第二組溝槽中沉積的包括覆蓋層的第二導線材料;圖4h例示了具有去除覆蓋層之后的第二組導線以及第一組導線的電介質層；
[0010]圖5例示了使用基于間隔體的間距劃分來在電介質層中形成第一材料和第二材料的導線的方法的實施例的流程圖；
[0011]圖6a到圖6k例示了根據(jù)圖5中示出的方法的電介質層中的導線形成的實施例，其中，圖6a例示了經(jīng)圖案化的抗蝕劑；圖6b例示了在經(jīng)圖案化的抗蝕劑之上形成的第一間隔體層；圖6c例示了去除間隔體層的部分以在經(jīng)圖案化的抗蝕劑的任一側上形成間隔體；圖6d例示了在去除經(jīng)圖案化的抗蝕劑之后的第一組間隔體；圖6e例示了由犧牲硬掩模形成的骨干；圖6f例示了第二間隔體層；圖6g例示了第二組間隔體；圖6h例示了在第一層電介質中形成的溝槽；圖6i例示了在電介質層中沉積的第一導線材料；圖6j例示了在去除第一導線材料的覆蓋層、形成第一組導線、去除骨干、以及蝕刻電介質層之后形成第二組溝槽；以及圖6k例示了在沉積第二材料以及去除第二材料的覆蓋層之后在第二組溝槽中形成的第二組導線；
[0012]圖7例示了在第二電介質層中形成過孔以用于連接第一電介質層中的導線的實施例的方法；
[0013]圖8a到圖8h例示了根據(jù)圖7中例示的方法的導線和硬掩模形成的實施例，其中，圖8a例示了在第一硬掩模和第一電介質層中形成的第一組溝槽;圖8b例示了在第一組溝槽中形成的第一組導線；圖8c例示了在導線上方的溝槽中形成的凹陷；圖8d例示了在第一組導線之上的凹陷中沉積的第二硬掩模;圖8e例示了在第一硬掩模和第一電介質層中形成的第二組溝槽；圖8f例示了在第二組溝槽中形成的第二組導線；圖8g例示了在第二組導線上方的第二組溝槽中形成的第二組凹陷；圖8h例示了在第二組凹陷中的第二組導線之上形成的第三硬掩模；
[00?4]圖9a到圖9e例示了根據(jù)圖7中例示的方法的過孔形成的實施例，其中，圖9a例示了在第一、第二以及第三硬掩模之上沉積的第二電介質層；圖9b例示了在第二電介質層中形成的開口以及在第二硬掩模中形成的開口；圖9c例示了在第二電介質層和第二硬掩模中形成的開口中所形成的過孔；圖9d例示了在第二電介質層中形成的開口以及在第三硬掩模中形成的開口；并且圖9e例示了在第二電介質層和第三硬掩模中的開口中所形成的過孔。
【具體實施方式】
[0015]本公開內容涉及通過雙圖案化和填充技術來在電介質層中形成不同金屬材料的平行導線的方法以及通過這種方法所形成的器件。該方法適用于呈現(xiàn)出50nm或更小的節(jié)點大小(例如在5nm到50nm的范圍內，包括5nm至20nm、12nm、8nm、等等)的器件。然而，該方法也可以適用于具有較大節(jié)點大小的的器件。具體來說，本公開內容提供了包括具有表面的至少一個電介質層的層間電介質。在電介質層的表面中形成不同材料的導線。在為層間電介質中的導線提供多種材料時，可以基于諸如導線意圖運送的電力的量以及可以通過導線傳送信號的期望的速度之類的因素來選擇導線材料性質。因此，在提供包括如在本文中所公開的由不同材料形成的導線的電介質層時，可以基于導線的期望功能來選擇導線材料。例如，電力運送導線由呈現(xiàn)相對低的電迀移的材料形成，而信號運送導線由呈現(xiàn)相對低的電阻率的材料形成。
[0016]再次，電迀移被理解為由于導線中的離子的運動而引起的材料的傳輸。電迀移可能引起在互連線中形成小丘或孔隙，并且可能最終導致電路的可靠性降低或故障。為了減少電迀移以及其它壓力引發(fā)的故障，持續(xù)探索難熔金屬以用于互連線制造。然而，難熔金屬呈現(xiàn)出增大的體電阻率，這負面地影響了觀察到的電阻，增加了電阻-電容(RC)延遲。電阻-電容延遲(或者RC延遲)被理解為隨著1)電阻(其又部分地依賴于金屬線成分的電阻率)以及2)絕緣體電容(其部分地依賴于層間電介質的電容率)而變化的信號傳播的延遲。因此，呈現(xiàn)相對較低的電迀移的材料可能由于互連線延遲而并不適合于信號運送連接。同樣，反之亦然，呈現(xiàn)相對較低的體電阻率的材料趨向于相對較易于發(fā)生電迀移。
[0017]圖1例示了具有表面102的電介質層100的實施例，在表面102中，定義了包括第一溝槽104和第二溝槽106的若干溝槽，這些溝槽可以形成例如金屬化層。在溝槽中提供了導線。第一組溝槽104包括第一材料108的導線并且第二組溝槽106包括第二材料110的導線。盡管例示了由兩種材料形成的導線，但可以形成多于兩種材料的導線，例如三種材料或四種材料的導線?？蛇x地，取決于對例如導線材料和電介質層100材料的選擇，在沉積導線108、110之前在溝槽104、106內沉積擴散屏障(barrier)、粘附層、或者兩者(由112表示)。
[0018]在另外的實施例(例如在圖2中例示的)中，在第一電介質層100之上沉積附加的電介質層，例如第二電介質層114。在第二電介質層中形成過孔116、118。在實施例中，過孔由呈現(xiàn)出與過孔所接觸的導線的材料類似的體電阻率、電迀移特性、或者兩者的材料形成。在示例中，過孔由與其所接觸的導線的材料相同的材料形成。在這樣的示例中，過孔116由與導線108相同的材料形成并且過孔118由與導線110相同的材料形成。硬掩模層120(包括一種或多種硬掩模材料)存在于第一電介質層100與第二電介質層114之間。此外，在示例中，在過孔開口的壁上存在擴散屏障、粘附層或兩者(再次由112表示)。
[0019]一個或多個電介質層100、114包括電介質材料。電介質材料被理解為是絕緣體但一旦施加了電場便發(fā)生極化的材料。在實施例中，電介質包括低k電介質，也就是說，介電常數(shù)低于3.9( S卩，二氧化硅的介電常數(shù))，包括從1.5至3.8的所有值和范圍(例如1.7、1.9、2.1、2.8、2.7、等等)的材料?？梢詮闹羞x擇電介質材料的非限